WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016013472) DISPOSITIF À SEMI-CONDUCTEURS ET PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMI-CONDUCTEURS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2016/013472    N° de la demande internationale :    PCT/JP2015/070337
Date de publication : 28.01.2016 Date de dépôt international : 15.07.2015
CIB :
H01L 29/78 (2006.01), H01L 21/336 (2006.01), H01L 29/06 (2006.01), H01L 29/12 (2006.01), H01L 29/872 (2006.01)
Déposants : FUJI ELECTRIC CO., LTD. [JP/JP]; 1-1, Tanabeshinden, Kawasaki-ku, Kawasaki-shi, Kanagawa 2109530 (JP)
Inventeurs : KINOSHITA, Akimasa; (JP).
HOSHI, Yasuyuki; (JP).
HARADA, Yuichi; (JP).
OONISHI, Yasuhiko; (JP)
Mandataire : SAKAI, Akinori; (JP)
Données relatives à la priorité :
2014-150257 23.07.2014 JP
Titre (EN) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEURS ET PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMI-CONDUCTEURS
(JA) 半導体装置および半導体装置の製造方法
Abrégé : front page image
(EN)This semiconductor device is provided with: a p+-type region (3) that is selectively formed in a surface layer of an n-type silicon carbide epitaxial layer (2), said surface layer being on the reverse side of an n+-type silicon carbide substrate (1)-side surface; an element structure which is configured of the p+-type region (3) and a source electrode (13) that forms a metal-semiconductor junction on the n-type silicon carbide epitaxial layer (2); a p--type region (5a) and a p---type region (5b) which surround the periphery of the element structure; and an n+-type channel stopper region (17) which surrounds the periphery of the regions (5a, 5b) with the n-type silicon carbide epitaxial layer (2) intervening therebetween. The n+-type channel stopper region (17) comprises: a second n+-type channel stopper region (17b) having a high impurity concentration; and a first n+-type channel stopper region (17a) that internally contains the second n+-type channel stopper region (17b) and has an impurity concentration lower than that of the second n+-type channel stopper region (17b). Consequently, high withstand voltage and low leakage current can be achieved.
(FR)La présente invention concerne un dispositif à semi-conducteurs qui est pourvu : d'une zone du type p+ (3) qui est formée sélectivement dans une couche de surface d'une couche épitaxiale de carbure de silicium du type n (2), ladite couche de surface se trouvant à l'opposé d'une surface côté substrat en carbure de silicium de type n+ (1); d'une structure d'élément, qui est constituée de la zone du type p+ (3) et d'une électrode de source (13) qui forme une jonction métal-semi-conducteur sur la couche épitaxiale de carbure de silicium du type n (2); d'une zone du type p- (5a) et d'une zone du type p-- (5b), qui entourent la périphérie de la structure d'élément; d'une zone d'arrêt de canal du type n+ (17), qui entoure la périphérie des zones (5a, 5b), la couche épitaxiale de carbure de silicium du type n (2) étant intercalée entre elles. La zone d'arrêt de canal du type n+ (17) comporte : une seconde zone d'arrêt de canal du type n+ (17b) possédant une haute concentration en impuretés; une première zone d'arrêt de canal du type n+ (17a) qui contient à l'intérieur la seconde zone d'arrêt de canal du type n+ (17b) et dont la concentration en impuretés est inférieure à celle de la seconde zone d'arrêt de canal du type n+ (17b). Par conséquent, une tension de tenue élevée et un faible courant de fuite peuvent être obtenus.
(JA) 半導体装置は、n型炭化珪素エピタキシャル層(2)のn+型炭化珪素基板(1)側に対して反対側の表面層に選択的に設けられたp+型領域(3)と、n型炭化珪素エピタキシャル層(2)上において金属-半導体接合を形成するソース電極(13)とp+型領域(3)とで構成された素子構造と、前記素子構造の周辺部を囲むp-型領域(5a)およびp--型領域(5b)と、その周辺部をn型炭化珪素エピタキシャル層(2)を挟んで囲むn+型チャネルストッパ領域(17)の構造と、を備える。n+型チャネルストッパ領域(17)は、不純物濃度の高い第2のn+型チャネルストッパ領域(17b)と、第2のn+型チャネルストッパ領域(17b)を内包し、第2のn+型チャネルストッパ領域(17b)より不純物濃度が低い第1のn+型チャネルストッパ領域(17a)を有する。このようにすることで高耐圧と電流の低リークを実現できる。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)