WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016013170) PHOTODIODE, MATRICE DE PHOTODIODES, ET ÉLÉMENT DE PRISE DE VUES À SEMI-CONDUCTEURS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2016/013170    N° de la demande internationale :    PCT/JP2015/003453
Date de publication : 28.01.2016 Date de dépôt international : 09.07.2015
CIB :
H01L 31/107 (2006.01), H01L 27/146 (2006.01)
Déposants : PANASONIC INTELLECTUAL PROPERTY MANAGEMENT CO., LTD. [JP/JP]; 1-61, Shiromi 2-chome, Chuo-ku, Osaka-shi, Osaka 5406207 (JP)
Inventeurs : SAKATA, Yusuke; .
USUDA, Manabu; .
MORI, Mitsuyoshi; .
HIROSE, Yutaka; .
KATO, Yoshihisa;
Mandataire : KAMATA, Kenji; (JP)
Données relatives à la priorité :
2014-152269 25.07.2014 JP
Titre (EN) PHOTODIODE, PHOTODIODE ARRAY, AND SOLID-STATE IMAGE PICKUP ELEMENT
(FR) PHOTODIODE, MATRICE DE PHOTODIODES, ET ÉLÉMENT DE PRISE DE VUES À SEMI-CONDUCTEURS
(JA) フォトダイオード、フォトダイオードアレイ、及び固体撮像素子
Abrégé : front page image
(EN)A photodiode (1) that multiplies, in an avalanche region, charges generated by means of photoelectric conversion is provided with: a P- type semiconductor layer (11) having an interface (S1) and an interface (S2); an N+ type semiconductor region (12) in the P- type semiconductor layer (11), said N+ type semiconductor region being in contact with the interface (S1); an N+ type semiconductor region (13) in the P- type semiconductor layer (11), said N+ type semiconductor region being connected to the N+ type semiconductor region (12); and a P type semiconductor region (14) disposed between the N+ type semiconductor region (13) and the interface (S2). The impurity concentrations of the N+ type semiconductor region (12), the N+ type semiconductor region (13), and the P type semiconductor region (14) are higher than the impurity concentration of the P- type semiconductor layer (11), the avalanche region is a region sandwiched between the N+ type semiconductor region (13) and the P type semiconductor region (14), said avalanche region being in the P- type semiconductor layer (11), and the N+ type semiconductor region (12) has an area that is smaller than that of the N+ type semiconductor region (13) in a plan view.
(FR)L'invention concerne une photodiode (1) qui multiplie, dans une région d'avalanche, des charges générées au moyen d'une conversion photoélectrique, comportant : une couche semi-conductrice du type P- (11) présentant une interface (S1) et une interface (S2); une région semi-conductrice du type N+ (12) dans la couche semi-conductrice du type P- (11), ladite région semi-conductrice du type N+ étant en contact avec l'interface (S1); une région semi-conductrice du type N+ (13) dans la couche semi-conductrice du type P- (11), ladite région semi-conductrice du type N+ étant reliée à la région semi-conductrice du type N+ (12); et une région semi-conductrice du type P (14) disposée entre la région semi-conductrice du type N+ (13) et l'interface (S2). Les concentrations d'impuretés de la région semi-conductrice du type N+ (12), de la région semi-conductrice du type N+ (13) et de la région semi-conductrice du type P (14) sont plus élevées que la concentration d'impuretés de la couche semi-conductrice du type P- (11), la région d'avalanche est une région prise en sandwich entre la région semi-conductrice du type N+ (13) et la région semi-conductrice du type P (14), ladite région d'avalanche se trouvant dans la couche semi-conductrice du type P- (11), et la région semi-conductrice du type N+ (12) a une aire qui est plus petite que celle de la région semi-conductrice du type N+ (13) dans une vue plane.
(JA) 光電変換により発生した電荷をアバランシェ領域で増倍するフォトダイオード(1)であって、界面(S1)と界面(S2)とを有するP-型半導体層(11)と、P-型半導体層(11)の内部であって界面(S1)に接するN+型半導体領域(12)と、P-型半導体層(11)の内部であってN+型半導体領域(12)と接続されたN+型半導体領域(13)と、N+型半導体領域(13)と界面(S2)との間に配置されたP型半導体領域(14)とを備え、N+型半導体領域(12)、N+型半導体領域(13)、及びP型半導体領域(14)の不純物濃度は、P-型半導体層(11)の不純物濃度よりも高く、アバランシェ領域は、P-型半導体層(11)の内部においてN+型半導体領域(13)とP型半導体領域(14)とで挟まれた領域であり、N+型半導体領域(12)は、平面視において、N+型半導体領域(13)よりも面積が小さい。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)