WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016012976) ÉLÉMENT HYBRIDE DE MÉMOIRE FERROÉLECTRIQUE DE STOCKAGE DE CHARGE ET PROCÉDÉ D'EFFACEMENT
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2016/012976 N° de la demande internationale : PCT/IB2015/055594
Date de publication : 28.01.2016 Date de dépôt international : 23.07.2015
CIB :
G11C 11/22 (2006.01)
Déposants : NAMLAB GGMBH[DE/DE]; Noethnitzer Str. 64 01187 Dresden, DE
Inventeurs : MÜLLER, Stefan Ferdinand; DE
Données relatives à la priorité :
14/338,99623.07.2014US
Titre (EN) CHARGE STORAGE FERROELECTRIC MEMORY HYBRID AND ERASE SCHEME
(FR) ÉLÉMENT HYBRIDE DE MÉMOIRE FERROÉLECTRIQUE DE STOCKAGE DE CHARGE ET PROCÉDÉ D'EFFACEMENT
Abrégé : front page image
(EN) A technique for erasing a ferroelectric field effect transistor (FeFET) memory circuit comprising a plurality memory cells comprising FeFETs is described. Each FeFET comprises a gate stack, a source, a drain, a channel and a bulk substrate region, where the gate stack comprises a gate and a ferroelectric layer disposed between the gate and the channel. A positive or a negative voltage is applied to the source and drain regions of at least one FeFET memory cell depending on the channel type. The gate and bulk substrate regions are held at a ground state during said applying of the positive voltage to the source and drain regions of the FeFET memory cell to cause erasure of the at least one FeFET memory cell. In addition, a FeFET is described with a charge storage layer disposed adjacently to the ferroelectric layer within the gate stack.
(FR) L'invention concerne une technique permettant d'effacer un circuit de mémoire de transistor à effet de champ ferroélectrique (FeFET pour Ferroelectric Field Effect Transistor) comprenant une pluralité de cellules de mémoires comprenant des transistors FeFET. Chaque transistor FeFET comprend un empilement de grille, une source, un drain, un canal et une région de substrat massif, l'empilement de grilles comprenant une grille et une couche ferroélectrique disposée entre la grille et le canal. Une tension positive ou négative est appliquée sur les régions de source et de drain d'au moins une cellule de mémoire de transistor FeFET en fonction du type de canal. La grille et les régions de substrat massif sont maintenues à un état de mise à la terre pendant ladite application de la tension positive aux régions de source et de drain de la cellule de mémoire de transistor FeFET afin de provoquer l'effacement d'une ou plusieurs cellules de mémoire de transistor FeFET. De plus, l'invention concerne un transistor FeFET comportant une couche de stockage de charge disposée de manière adjacente à la couche ferroélectrique dans l'empilement de grille.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)