WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016006052) DISPOSITIF À SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2016/006052    N° de la demande internationale :    PCT/JP2014/068288
Date de publication : 14.01.2016 Date de dépôt international : 09.07.2014
CIB :
H04N 5/374 (2011.01), H01L 27/146 (2006.01)
Déposants : RENESAS ELECTRONICS CORPORATION [JP/JP]; 2-24, Toyosu 3-chome, Koutou-ku, Tokyo 1350061 (JP)
Inventeurs : ARAKI, Yasuhiro; (JP)
Mandataire : FUKAMI PATENT OFFICE, P.C.; Nakanoshima Central Tower, 2-7, Nakanoshima 2-chome, Kita-ku, Osaka-shi, Osaka 5300005 (JP)
Données relatives à la priorité :
Titre (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置
Abrégé : front page image
(EN)The purpose of the present invention is to shorten the length of wiring that connects a photoelectric conversion element and a first transistor and decrease the value of wiring capacity in a semiconductor device that comprises two photoelectric conversion elements within an active area. This semiconductor device comprises a plurality of pixel areas that are arranged in a matrix on a semiconductor substrate (SUB), and each of the plurality of pixel areas is provided with an active area (AR), two photoelectric conversion elements (PD), two stray capacitance areas (FD), and a first transistor (AMI). Each of the plurality of pixel areas includes two transfer transistors (TX) that comprise each of the two photoelectric conversion elements (PD) and each of the two stray capacitance areas (FD). The first transistor (AMI) is arranged within the pixel area between one of the stray capacitance areas (FD) and the other of the stray capacitance areas (FD) in the direction in which the one stray capacitance area (FD) and the other stray capacitance area (FD) are arranged.
(FR)Le but de la présente invention est de raccourcir la longueur de câblage qui relie un élément de conversion photoélectrique et un premier transistor et de diminuer la valeur de capacité de câblage dans un dispositif à semi-conducteur qui comprend deux éléments de conversion photoélectrique dans une zone active. Ce dispositif à semi-conducteur comprend une pluralité de zones de pixels qui sont agencées en une matrice sur un substrat semi-conducteur (SUB), et chacune de la pluralité de zones de pixels est pourvue d'une région active (AR), de deux éléments de conversion photoélectrique (PD), de deux zones de capacité parasite (FD), et d'un premier transistor (AMI). Chacune de la pluralité de zones de pixels comporte deux transistors de transfert (TX) qui comprennent chacun des deux éléments de conversion photoélectrique (PD) et chacune des deux zones de capacité parasite (FD). Le premier transistor (AMI) est agencé à l'intérieur de la zone de pixels entre l'une des zones de capacité parasite (FD) et l'autre des zones de capacité parasite (FD) dans la direction dans laquelle ladite zone de capacité parasite (FD) et l'autre zone de capacité parasite (FD) sont agencées.
(JA) 活性領域内に2つの光電変換素子を有する半導体装置において、光電変換素子と第1のトランジスタとを接続する配線の長さを短くし、配線容量の値を小さくすることを目的とする。半導体基板(SUB)に複数の画素領域が行列状に並び、複数の画素領域のそれぞれは、活性領域(AR)と、2つの光電変換素子(PD)と、2つの浮遊容量領域(FD)と、第1のトランジスタ(AMI)とを備える。複数の画素領域のそれぞれには、2つの光電変換素子(PD)のそれぞれと2つの浮遊容量領域(FD)のそれぞれとを有する転送トランジスタ(TX)が2つ含まれる。第1のトランジスタ(AMI)は、画素領域内において、2つの浮遊容量領域(FD)のうち一方の浮遊容量領域(FD)と他方の浮遊容量領域(FD)との並ぶ方向に関して一方の浮遊容量領域(FD)と他方の浮遊容量領域(FD)との間に配置される。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)