WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016004282) CONTRÔLEUR DE MÉMOIRE AVEC MÉMOIRE VIVE RÉSISTIVE (RERAM)
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2016/004282    N° de la demande internationale :    PCT/US2015/038949
Date de publication : 07.01.2016 Date de dépôt international : 02.07.2015
CIB :
G06F 13/16 (2006.01)
Déposants : SANDISK TECHNOLOGIES LLC. [US/US]; 6900 Dallas Parkway, Suite 325, Plano, Texas 75024 (US)
Inventeurs : GOROBETS, Sergey Anatolievich; (GB).
OLBRICH, Aaron Keith; (US)
Mandataire : TOLER, Jeffrey G.; 8500 Bluffstone Cove Suite A201 Austin, Texas 78759 (US)
Données relatives à la priorité :
14/323,590 03.07.2014 US
Titre (EN) MEMORY CONTROLLER WITH RESISTIVE RANDOM ACCESS MEMORY (ReRAM)
(FR) CONTRÔLEUR DE MÉMOIRE AVEC MÉMOIRE VIVE RÉSISTIVE (RERAM)
Abrégé : front page image
(EN)A method includes, in a data storage device that includes a non-volatile memory and a controller coupled to a non-volatile memory, the controller including a bus and a processor coupled to the bus, accessing a volatile memory included in the controller via a first interface. The volatile memory is coupled to the bus via the first interface. The data storage device further includes a resistive random access memory (ReRAM) having a second interface. The method also includes storing data at the ReRAM via the second interface. The ReRAM is coupled to the bus via the second interface. The controller is configured to store user data at the non-volatile memory via a dedicated controller-to-non-volatile memory interface.
(FR)L'invention concerne un procédé consistant, dans un dispositif de stockage de données qui comprend un contrôleur relié à une mémoire non-volatile et un contrôleur relié à une mémoire non-volatile, le contrôleur comprenant un bus et un processeur relié au bus, à accéder à une mémoire volatile contenue dans le contrôleur par l'intermédiaire d'une première interface. La mémoire volatile est reliée au bus par l'intermédiaire de la première interface. Le dispositif de stockage de données comprend en outre une mémoire vive résistive (ReRAM) ayant une seconde interface. Le procédé consiste également à stocker des données au niveau de la ReRAM par l'intermédiaire de la seconde interface. La ReRAM est reliée au bus par l'intermédiaire de la seconde interface. Le contrôleur est configuré pour stocker des données d'utilisateurs au niveau de la mémoire non-volatile par l'intermédiaire d'une interface dédiée de contrôleur à mémoire non volatile.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)