Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2016002041) CIRCUIT D'ATTAQUE DE GRILLE POUR ÉLÉMENT À SEMI-CONDUCTEUR ÉLECTRIQUE DU TYPE À GRILLE ISOLÉE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2016/002041 N° de la demande internationale : PCT/JP2014/067771
Date de publication : 07.01.2016 Date de dépôt international : 03.07.2014
CIB :
H03K 17/687 (2006.01)
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
K
TECHNIQUE DE L'IMPULSION
17
Commutation ou ouverture de porte électronique, c. à d. par d'autres moyens que la fermeture et l'ouverture de contacts
51
caractérisée par l'utilisation de composants spécifiés
56
par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs
687
les dispositifs étant des transistors à effet de champ
Déposants :
三菱電機株式会社 MITSUBISHI ELECTRIC CORPORATION [JP/JP]; 東京都千代田区丸の内二丁目7番3号 7-3,Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310, JP
Inventeurs :
大津 一宏 OTSU, Kazuhiro; JP
石川 純一郎 ISHIKAWA , Junichiro; JP
Mandataire :
高田 守 TAKADA, Mamoru; JP
Données relatives à la priorité :
Titre (EN) GATE DRIVING CIRCUIT FOR INSULATED GATE-TYPE POWER SEMICONDUCTOR ELEMENT
(FR) CIRCUIT D'ATTAQUE DE GRILLE POUR ÉLÉMENT À SEMI-CONDUCTEUR ÉLECTRIQUE DU TYPE À GRILLE ISOLÉE
(JA) 絶縁ゲート型パワー半導体素子のゲート駆動回路
Abrégé :
(EN) The purpose of the present invention is to prevent the worsening of stationary loss in an insulated gate-type power semiconductor element. A gate driving circuit (2) comprises: an NchMOSFET (4) that turns an insulated gate-type power semiconductor element (1) ON; a PchMOSFET (5) that turns the insulated gate-type power semiconductor element (1) OFF; a control circuit (6) that turns the NchMOSFET (4) ON by imparting a positive voltage (8b) to the gate electrode of the NchMOSFET (4), and that turns the PchMOSFET (5) ON by imparting a negative voltage (9) to the gate electrode of the PchMOSFET (5); and a power supply body (7) that imparts the negative voltage (9) to the drain electrode of the PchMOSFET (5) and the negative-side electrode of the control circuit (6), imparts a positive voltage (8a) to the drain electrode of the NchMOSFET (4), and imparts the positive voltage (8b) to the positive-side electrode of the control circuit (6), such positive voltage having a greater absolute value than the absolute value of the positive voltage (8a) which is imparted to the drain electrode of the NchMOSFET (4).
(FR) L'objectif de la présente invention est de prévenir une aggravation des pertes fixes dans un élément à semi-conducteur électrique du type à grille isolée. Un circuit d'attaque de grille (2) selon l'invention comprend : un transistor à effet de champ métal-oxyde-semi-conducteur à canal N (NchMOSFET) (4) qui fait passer un élément à semi-conducteur électrique du type à grille isolée (1) à l'état passant ; un transistor à effet de champ métal-oxyde-semi-conducteur à canal P (PchMOSFET) (5) qui fait passer l'élément à semi-conducteur électrique du type à grille isolée (1) à l'état bloqué ; un circuit de commande (6) qui fait passer le NchMOSFET (4) à l'état passant par application d'une tension positive (8b) à l'électrode de grille du NchMOSFET (4), et qui fait passer le PchMOSFET (5) à l'état passant par application d'une tension négative (9) à l'électrode de grille du PchMOSFET (5) ; et un corps d'alimentation (7) qui applique la tension négative (9) à l'électrode de drain du PchMOSFET (5) et l'électrode côté négatif du circuit de commande (6), applique une tension positive (8a) à l'électrode de drain du NchMOSFET (4), et applique la tension positive (8b) à l'électrode côté positif du circuit de commande (6), cette tension positive ayant une valeur absolue plus grande que la valeur absolue de la tension positive (8a) qui est appliquée à l'électrode de drain du NchMOSFET (4).
(JA) 絶縁ゲート型パワー半導体素子の定常損失の悪化を防止する。ゲート駆動回路(2)は、前記絶縁ゲート型パワー半導体素子(1)をオンにするNchMOSFET(4)と、前記絶縁ゲート型パワー半導体素子(1)をオフにするPchMOSFET(5)と、正電圧(8b)を前記NchMOSFET(4)のゲート電極に印加することで前記NchMOSFET(4)をオンにし、負電圧(9)を前記PchMOSFET(5)のゲート電極に印加することで前記PchMOSFET(5)をオンにする制御回路(6)と、負電圧(9)を前記PchMOSFET(5)のドレイン電極と前記制御回路(6)の負側電極とに印加し、正電圧(8a)を前記NchMOSFET(4)のドレイン電極に印加し、前記NchMOSFET(4)のドレイン電極に印加する正電圧(8a)の絶対値よりも大きい絶対値の正電圧(8b)を前記制御回路(6)の正側電極に印加する電源体(7)とを備えた。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)