Recherche dans les collections de brevets nationales et internationales
Une partie du contenu de cette demande n'est pas disponible pour le moment.
Si cette situation persiste, contactez-nous auObservations et contact
1. (WO2015178008) CIRCUIT DE CONVERSION ANALOGIQUE/NUMÉRIQUE
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/2015/178008 N° de la demande internationale : PCT/JP2015/002487
Date de publication : 26.11.2015 Date de dépôt international : 18.05.2015
CIB :
H03M 1/10 (2006.01) ,H03M 1/50 (2006.01)
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
M
CODAGE, DÉCODAGE OU CONVERSION DE CODE, EN GÉNÉRAL
1
Conversion analogique/numérique; Conversion numérique/analogique
10
Calibrage ou essais
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
M
CODAGE, DÉCODAGE OU CONVERSION DE CODE, EN GÉNÉRAL
1
Conversion analogique/numérique; Conversion numérique/analogique
12
Convertisseurs analogiques/numériques
50
avec conversion intermédiaire en intervalle de temps
Déposants :
株式会社デンソー DENSO CORPORATION [JP/JP]; 愛知県刈谷市昭和町1丁目1番地 1-1, Showa-cho, Kariya-city, Aichi 4488661, JP
Inventeurs :
谷澤 幸彦 TANIZAWA, Yukihiko; JP
Mandataire :
金 順姫 KIN, Junhi; JP
Données relatives à la priorité :
2014-10328319.05.2014JP
2015-08331715.04.2015JP
Titre (EN) ANALOG/DIGITAL CONVERSION CIRCUIT
(FR) CIRCUIT DE CONVERSION ANALOGIQUE/NUMÉRIQUE
(JA) A/D変換回路
Abrégé :
(EN) An analog/digital (A/D) conversion circuit (1, 61, 71, 81, 91, 111, 121, 131) is provided with: first and second pulse cycle circuits (31, 32) that cycle a pulse signal by delaying an input signal; a cycle count difference measurement unit (3) that outputs a difference value for the cycle count of the pulse signal in the first and second pulse cycle circuits; a conversion control circuit (4) that outputs the difference value for when a conversion data output processing signal is output as A/D conversion data; and a signal ratio alteration circuit (2, 62, 72, 92, 112, 122, 132) that outputs, from a first output terminal, a voltage calculated by multiplying a first proportionality coefficient by a difference voltage obtained by subtracting a reference voltage from an analog input voltage and then adding the reference voltage to the result, and that outputs, from a second output terminal, a voltage calculated by multiplying a second proportionality coefficient by the difference voltage and then subtracting the result from the reference voltage. The first and second pulse cycle circuits receive power source voltage supply from the first and second output terminals and a ground line, respectively.
(FR) L'invention concerne un circuit de conversion analogique/numérique (A/N) (1, 61, 71, 81, 91, 111, 121, 131) qui comprend : un premier (31) et un second circuit de cycle d'impulsions (32) qui cyclent un signal d'impulsion en retardant un signal d'entrée; une unité de mesure de différence de comptage de cycle (3) qui transmet une valeur de différence pour le décompte de cycle du signal d'impulsion dans les premier et second circuits de cycle d'impulsion; un circuit de commande de conversion (4) qui transmet la valeur de différence lorsqu'un signal de traitement de sortie de données de conversion est transmis sous forme de données de conversion A/N; et un circuit de modification de rapport de signal (2, 62, 72, 92, 112, 122, 132) qui transmet, depuis une première borne de sortie, une tension calculée en multipliant un premier coefficient de proportionnalité par une tension de différence obtenue en soustrayant une tension de référence d'une tension d'entrée analogique et, ensuite, en ajoutant la tension de référence au résultat et qui transmet, depuis une seconde borne de sortie, une tension calculée en multipliant un second coefficient de proportionnalité par la tension de différence et en soustrayant ensuite le résultat de la tension de référence. Les premier et second circuits de cycle d'impulsion reçoivent une alimentation en tension de source d'alimentation des première et seconde bornes de sortie et d'une ligne de masse, respectivement.
(JA)  A/D変換回路(1、61、71、81、91、111、121、131)は、入力信号を遅延させてパルス信号を周回させる第1、第2パルス周回回路(31、32)と、前記第1、第2パルス周回回路におけるパルス信号の周回数の差分値を出力する周回数差計測部(3)と、変換データ出力処理信号を出力する時の差分値をA/D変換データとして出力する変換制御回路(4)と、アナログ入力電圧から前記基準電圧を減算した差分電圧に第1比例係数を乗じ、前記基準電圧を加算した電圧を第1出力端子から出力し、前記差分電圧に第2比例係数を乗じ、前記基準電圧から減算した電圧を第2出力端子から出力する信号比率変更回路(2、62、72、92、112、122、132)を備える。前記第1、第2パルス周回回路は、前記第1、第2出力端子とグランド線とから、各々、電源電圧の供給を受ける。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)
Also published as:
US20160352350DE112015002355