Recherche dans les collections de brevets nationales et internationales
Une partie du contenu de cette demande n'est pas disponible pour le moment.
Si cette situation persiste, contactez-nous auObservations et contact
1. (WO2015177592) APPAREIL DE PROGRAMMATION ET PROCÉDÉ DE RÉTABLISSEMENT DE MATRICES DE MÉMOIRES CACHES DANS UN MICROPROCESSEUR À CŒURS MULTIPLES
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/2015/177592 N° de la demande internationale : PCT/IB2014/003185
Date de publication : 26.11.2015 Date de dépôt international : 12.12.2014
CIB :
G06F 15/163 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
15
Calculateurs numériques en général; Équipement de traitement de données en général
16
Associations de deux ou plusieurs calculateurs numériques comportant chacun au moins une unité arithmétique, une unité programme et un registre, p.ex. pour le traitement simultané de plusieurs programmes
163
Communication entre processeurs
Déposants :
VIA ALLIANCE SEMICONDUCTOR CO., LTD. [CN/CN]; Room 301, No.2537, Jinke Road Zhangjiang Hi-tech Park Shanghai, 201203, CN
Inventeurs :
HENRY, G., Glenn; US
JAIN, Dinesh, K.; US
GASKINS, Stephan; US
Données relatives à la priorité :
14/285,41222.05.2014US
Titre (EN) PROGRAMMING APPARATUS AND METHOD FOR REPAIRING CACHE ARRAYS IN MULTI-CORE MICROPROCESSOR
(FR) APPAREIL DE PROGRAMMATION ET PROCÉDÉ DE RÉTABLISSEMENT DE MATRICES DE MÉMOIRES CACHES DANS UN MICROPROCESSEUR À CŒURS MULTIPLES
Abrégé :
(EN) An apparatus includes a programmer, a stores, and a plurality of cores. The programmer programs a fuse array with compressed configuration data. The stores provides for storage and access of decompressed configuration data sets. Each of a plurality of cores is coupled to the fuse array. One of the cores is accesses the fuse array upon power-up/reset to decompress and store decompressed configuration data sets for one or more cache memories. Each of the cores includes reset logic and sleep logic. The reset logic employs the decompressed configuration data sets to initialize the one or more cache memories upon power- up/reset. The sleep logic determines that power is restored following a power gating event, and subsequently accesses the stores to retrieve and employ the decompressed configuration data sets to initialize the one or more caches following the power gating event.
(FR) Un appareil comprend un programmateur, des mémoires et une pluralité de cœurs. Le programmateur programme une matrice de fusibles avec des données de configuration compressées. Les mémoires assurent le stockage et la consultation des ensembles de données de configuration décompressées. Chaque cœur de la pluralité de cœurs est couplé à la matrice de fusibles. Un des cœurs accède à la matrice de fusibles lors d'une mise sous tension/réinitialisation de façon à décompresser et stocker les ensembles de données de configuration décompressées destinés à une ou plusieurs mémoires caches. Chacun des cœurs présente une logique de réinitialisation et une logique de veille. La logique de réinitialisation utilise les ensembles de données de configuration décompressées pour initialiser lesdites une ou plusieurs mémoires caches lors d'une mise sous tension/réinitialisation. La logique de veille détermine que la puissance est rétablie après un événement de réduction de puissance statique, puis accède aux mémoires afin de récupérer et d'utiliser les ensembles de données de configuration décompressées pour initialiser lesdites une ou plusieurs mémoires caches après l'événement de réduction de puissance statique.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)
Also published as:
EP2989553KR1020160007539US20160179692JP2016522954CN105849714