Recherche dans les collections de brevets nationales et internationales
Une partie du contenu de cette demande n'est pas disponible pour le moment.
Si cette situation persiste, contactez-nous auObservations et contact
1. (WO2015174198) DISPOSITIF À SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/2015/174198 N° de la demande internationale : PCT/JP2015/061661
Date de publication : 19.11.2015 Date de dépôt international : 16.04.2015
CIB :
H01L 23/28 (2006.01) ,H01L 23/12 (2006.01) ,H01L 23/29 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
28
Capsulations, p.ex. couches de capsulation, revêtements
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
12
Supports, p.ex. substrats isolants non amovibles
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
28
Capsulations, p.ex. couches de capsulation, revêtements
29
caractérisées par le matériau
Déposants :
三菱電機株式会社 MITSUBISHI ELECTRIC CORPORATION [JP/JP]; 東京都千代田区丸の内二丁目7番3号 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310, JP
Inventeurs :
山本 圭 YAMAMOTO, Kei; JP
六分一 穂隆 ROKUBUICHI, Hodaka; JP
北井 清文 KITAI, Kiyofumi; JP
Mandataire :
稲葉 忠彦 INABA, Tadahiko; JP
Données relatives à la priorité :
2014-09967113.05.2014JP
Titre (EN) SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体装置とその製造方法
Abrégé :
(EN) [Problem] To obtain a semiconductor device and a manufacturing method therefor whereby a problem in which a resin does not fill a narrow gap between a resin substrate and an electrical component provided on a control-circuit substrate is prevented, inhibiting crack formation in said electrical component and improving electrical reliability. [Solution] This semiconductor device includes a resin substrate (10) on which an electrical component (11) is mounted and a sealing resin (7) that seals said resin substrate (10). The resin substrate (10) is provided with a through-hole (13) that connects to a space (15) between the electrical component (11) and the resin substrate (10) underneath said electrical component (11).
(FR) Cette invention concerne un dispositif à semi-conducteur et son procédé de fabrication qui permet d'éviter un problème de remplissage insuffisant par une résine d'un espace étroit entre un substrat de résine et un composant électrique disposé sur un substrat de circuit de commande et d'empêcher ainsi la formation de fissures dans ledit composant électrique tout en améliorant la fiabilité électrique. Ledit dispositif à semi-conducteur comprend un substrat de résine (10) sur lequel est monté un composant électrique (11) et une résine d'étanchéité (7) qui réalise l'étanchéité dudit substrat de résine (10). Ledit substrat de résine (10) est pourvu d'un trou traversant (13) qui donne sur un espace (15) entre le composant électrique (11) et le substrat de résine (10) en dessous dudit composant électrique (11).
(JA) 【課題】制御回路基板上に設けられた電気部品と樹脂基板との間の狭ギャップ部における樹脂の未充填を解消することで、電気部品へのクラック発生の抑制を可能とし、電気的信頼性の向上した半導体装置とその製造方法を得るものである。 【解決手段】電気部品11が搭載された樹脂基板10と、樹脂基板10を封止する封止樹脂7とを備え、樹脂基板10は、電気部品11の下部の樹脂基板10と電気部品11との間の隙間部15に通じる貫通穴13を有する。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)
Also published as:
JPWO2015174198