Recherche dans les collections de brevets nationales et internationales
Une partie du contenu de cette demande n'est pas disponible pour le moment.
Si cette situation persiste, contactez-nous auObservations et contact
1. (WO2015173533) UNITÉ DE SURVEILLANCE ET PROCÉDÉ DE PRÉVISION DE FONCTIONNEMENT ANORMAL DE SYSTÈMES INFORMATIQUES À DÉCLENCHEMENT TEMPOREL
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/2015/173533 N° de la demande internationale : PCT/GB2015/000091
Date de publication : 19.11.2015 Date de dépôt international : 16.03.2015
CIB :
G06F 9/48 (2006.01) ,G06F 11/07 (2006.01) ,G06F 11/30 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
9
Dispositions pour la commande par programme, p.ex. unité de commande
06
utilisant un programme emmagasiné, c. à. d. utilisant une unité de stockage interne de l'équipement de traitement de données pour recevoir et conserver le programme
46
Dispositions pour la multiprogrammation
48
Lancement de programmes; Changement de programmes, p.ex. par interruption
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
11
Détection d'erreurs; Correction d'erreurs; Contrôle de fonctionnement
07
Réaction à l'apparition d'un défaut, p.ex. tolérance de certains défauts
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
11
Détection d'erreurs; Correction d'erreurs; Contrôle de fonctionnement
30
Surveillance du fonctionnement
Déposants :
SAFETTY SYSTEMS LTD. [GB/GB]; 15 Nether End Great Dalby LE14 2EY, GB
Inventeurs :
PONT, Michael Joseph; GB
Mandataire :
SECERNA LLP; The Catalyst Baird Lane Heslington East York YO10 5GA, GB
Données relatives à la priorité :
1408285.311.05.2014GB
1408286.111.05.2014GB
Titre (EN) A MONITORING UNIT AS WELL AS METHOD FOR PREDICTING ABNORMAL OPERATION OF TIME-TRIGGERED COMPUTER SYSTEMS
(FR) UNITÉ DE SURVEILLANCE ET PROCÉDÉ DE PRÉVISION DE FONCTIONNEMENT ANORMAL DE SYSTÈMES INFORMATIQUES À DÉCLENCHEMENT TEMPOREL
Abrégé :
(EN) The invention relates to a time-triggered computer system (800) that involves [i] a Main Processor (801) that has been designed to run one or more tasks according to one or more predetermined task schedules, only one of which, the "active task schedule", will be active at any point in time; [ii] a Monitor Processor (802) that has been designed to determine whether the Main Processor (801) is about to execute a task that is not in accordance with the active task schedule; [iii] a Communication Link (803) for passing information about future task executions between the Main Processor (801) and the Monitor Processor (802); and [iv] a Control Mechanism (comprising a System Control output (805), and / or a Communication Link B (806), and / or a Reset Link (807)) by means of which the Monitor Processor can halt or reset the Main Processor and take other corrective actions involving devices to which the computer system is connected, if the Monitor Processor determines that the Main Processor is about to execute a task that is not in accordance with the active schedule.
(FR) L'invention concerne un système informatique (800) à déclenchement temporel qui comporte [i] un processeur principal (801) qui a été conçu pour exécuter une ou plusieurs tâches selon une ou plusieurs planifications de tâches prédéfinies, dont une seule, la « planification de tâche active », sera active à n'importe quel moment dans le temps; [ii] un processeur de surveillance (802) qui a été conçu pour déterminer si le processeur principal (801) est sur le point d'exécuter une tâche qui n'est pas conforme à la planification de tâche active; [iii] une liaison de communication (803) afin de faire passer des informations concernant des exécutions de tâches futures entre le processeur principal (801) et le processeur de surveillance (802); et [iv] un mécanisme de commande (comprenant une sortie (805) de système de commande et/ou une liaison de communication B (806) et/ou une liaison de réinitialisation (807)) au moyen duquel le processeur de surveillance peut arrêter ou remettre à zéro le processeur principal et prendre d'autres actions correctives mettant en jeu des dispositifs auxquels le système informatique est connecté, si le processeur de surveillance détermine que le processeur principal est sur le point d'exécuter une tâche qui n'est pas conforme à la planification active.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)
Also published as:
EP3039543US20170102968