Recherche dans les collections de brevets nationales et internationales
Une partie du contenu de cette demande n'est pas disponible pour le moment.
Si cette situation persiste, contactez-nous auObservations et contact
1. (WO2015170625) SUBSTRAT SEMI-CONDUCTEUR, DISPOSITIF À SEMI-CONDUCTEUR, PROCÉDÉ DE FABRICATION DE SUBSTRAT SEMI-CONDUCTEUR, ET PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/2015/170625 N° de la demande internationale : PCT/JP2015/062634
Date de publication : 12.11.2015 Date de dépôt international : 27.04.2015
CIB :
H01L 21/301 (2006.01) ,H01L 21/3205 (2006.01) ,H01L 21/768 (2006.01) ,H01L 23/522 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
30
Traitement des corps semi-conducteurs en utilisant des procédés ou des appareils non couverts par les groupes H01L21/20-H01L21/26162
301
pour subdiviser un corps semi-conducteur en parties distinctes, p.ex. cloisonnement en zones séparées
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
30
Traitement des corps semi-conducteurs en utilisant des procédés ou des appareils non couverts par les groupes H01L21/20-H01L21/26162
31
pour former des couches isolantes en surface, p.ex. pour masquer ou en utilisant des techniques photolithographiques; Post-traitement de ces couches; Emploi de matériaux spécifiés pour ces couches
3205
Dépôt de couches non isolantes, p.ex. conductrices ou résistives, sur des couches isolantes; Post-traitement de ces couches
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
71
Fabrication de parties spécifiques de dispositifs définis en H01L21/7089
768
Fixation d'interconnexions servant à conduire le courant entre des composants distincts à l'intérieur du dispositif
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
52
Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre
522
comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées
Déposants :
ソニー株式会社 SONY CORPORATION [JP/JP]; 東京都港区港南1丁目7番1号 1-7-1, Konan, Minato-ku, Tokyo 1080075, JP
Inventeurs :
香川 恵永 KAGAWA Yoshihisa; JP
金口 時久 KANEGUCHI Tokihisa; JP
Mandataire :
西川 孝 NISHIKAWA Takashi; JP
Données relatives à la priorité :
2014-09566907.05.2014JP
Titre (EN) SEMICONDUCTOR SUBSTRATE, SEMICONDUCTOR DEVICE, SEMICONDUCTOR SUBSTRATE MANUFACTURING METHOD, AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD
(FR) SUBSTRAT SEMI-CONDUCTEUR, DISPOSITIF À SEMI-CONDUCTEUR, PROCÉDÉ DE FABRICATION DE SUBSTRAT SEMI-CONDUCTEUR, ET PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体基板、半導体装置、半導体基板の製造方法、及び、半導体装置の製造方法
Abrégé :
(EN) The present technology relates to: a semiconductor substrate that makes it possible to improve qualities of semiconductor devices; a semiconductor device; a semiconductor substrate manufacturing method; and a semiconductor device manufacturing method. In the present invention, a plurality of semiconductor devices are formed on a semiconductor substrate such that the semiconductor devices are aligned with each other with scribe regions among the semiconductor devices, and wiring lines are formed in the scribe regions. Then, at least a part of each of the wiring lines in the scribe regions is exposed, and the exposed portion of the wiring lines is exposed to a predetermined chemical solution, thereby removing a metal contained in the wiring lines in the scribe regions. The present invention is applicable to, for instance, semiconductor chips for image sensors or the like.
(FR) La présente technologie concerne : un substrat semi-conducteur qui permet d’améliorer les qualités de dispositifs à semi-conducteur ; un dispositif à semi-conducteur ; un procédé de fabrication de substrat semi-conducteur ; et un procédé de fabrication de dispositif à semi-conducteur. Dans la présente invention, une pluralité de dispositifs à semi-conducteur sont formés sur un substrat semi-conducteur de sorte que les dispositifs à semi-conducteur soient alignés les uns avec les autres avec des régions de traçage entre les dispositifs à semi-conducteur, et des lignes de câblage sont formées dans les régions de traçage. Ensuite, au moins une partie de chacune des lignes de câblage dans les régions de traçage est exposée, et la partie exposée des lignes de câblage est exposée à une solution chimique prédéterminée, de manière à éliminer un métal contenu dans les lignes de câblage dans les régions de traçage. La présente invention est applicable, par exemple, à des puces à semi-conducteur pour capteurs d'image ou similaire.
(JA)  本技術は、半導体装置の品質を向上させることができるようにする半導体基板、半導体装置、半導体基板の製造方法、及び、半導体装置の製造方法に関する。 複数の半導体装置がスクライブ領域を介して並ぶように半導体基板に形成されるとともに、スクライブ領域に配線が形成される。そして、スクライブ領域の配線の少なくとも一部が露出され、配線の露出した部分を所定の薬液に曝すことにより、スクライブ領域の配線に含まれるメタルが除去される。本発明は、例えば、イメージセンサ等の半導体チップに適用できる。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)