Recherche dans les collections de brevets nationales et internationales
Une partie du contenu de cette demande n'est pas disponible pour le moment.
Si cette situation persiste, contactez-nous auObservations et contact
1. (WO2015170547) CIRCUIT D'AMPLIFICATEUR ET CIRCUIT D'INTÉGRATION ET CONVERTISSEUR A/N
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/2015/170547 N° de la demande internationale : PCT/JP2015/061096
Date de publication : 12.11.2015 Date de dépôt international : 09.04.2015
CIB :
H03F 3/45 (2006.01) ,H03M 1/12 (2006.01)
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
F
AMPLIFICATEURS
3
Amplificateurs comportant comme éléments d'amplification uniquement des tubes à décharge ou uniquement des dispositifs à semi-conducteurs
45
Amplificateurs différentiels
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
M
CODAGE, DÉCODAGE OU CONVERSION DE CODE, EN GÉNÉRAL
1
Conversion analogique/numérique; Conversion numérique/analogique
12
Convertisseurs analogiques/numériques
Déposants :
株式会社 東芝 KABUSHIKI KAISHA TOSHIBA [JP/JP]; 東京都港区芝浦一丁目1番1号 1-1, Shibaura 1-chome, Minato-ku, Tokyo 1058001, JP
Inventeurs :
古田 雅則 FURUTA Masanori; JP
板倉 哲朗 ITAKURA Tetsuro; JP
Mandataire :
勝沼 宏仁 KATSUNUMA Hirohito; JP
Données relatives à la priorité :
2014-09799209.05.2014JP
Titre (EN) AMPLIFIER CIRCUIT, INTEGRATION CIRCUIT, AND A/D CONVERTER
(FR) CIRCUIT D'AMPLIFICATEUR ET CIRCUIT D'INTÉGRATION ET CONVERTISSEUR A/N
(JA) 増幅回路、積分回路及びAD変換器
Abrégé :
(EN) [Problem] To provide an amplifier circuit having low power consumption, an integrator, and an A/D converter. [Solution] An amplifier circuit according to one embodiment of the present invention is provided with: first to fourth transistors (M1-M4); first and second inverter circuits (Inv1, Inv2); first to fourth capacitance elements (C1-C4); first to fourth switches (S1-S4); and first and second voltage sources (V1, V2). The first and second (third and fourth) transistors have a first (second) conductivity type. The second (fourth) transistor has the first terminal thereof connected to the first terminal of the first (third) transistor. The first (second) inverter circuit has the input terminal thereof connected to the first terminal of the first (third) transistor, and has the output terminal thereof connected to the control terminal of the second (fourth) transistor. The first (third) capacitance element is connected between the first terminal of the first (third) transistor and the input terminal of the first (second) inverter circuit. The second (fourth) capacitance element is connected between the control terminal of the second (fourth) transistor and the output terminal of the first (second) inverter circuit.
(FR) Le problème décrit par la présente invention est de fournir un circuit d'amplificateur ayant une faible consommation de courant, un intégrateur et un convertisseur A/N. La solution selon l'invention porte sur un circuit d'amplificateur selon un mode de réalisation de la présente invention qui comporte : de premiers à quatrième transistors (M1-M4) ; de premier et second circuits de convertisseurs (Inv1, Inv2) ; de premier à quatrième éléments de capacité (C1-C4) ; de premier à quatrième commutateurs (S1-S4) ; et de première et seconde sources de tension (V1, V2). Les premier et deuxième (troisième et quatrième) transistors ont un premier (second) type de conductivité. Le deuxième (quatrième) transistor a la première borne de ce dernier connectée à la première borne du premier (troisième) transistor. Le premier (second) circuit de convertisseur a la borne d'entrée de ce dernier connectée à la première borne du premier (troisième) transistor, et a la borne de sortie de cette dernière connectée à la borne de commande du deuxième (quatrième) transistor. Le premier (troisième) élément de capacité est connecté entre la première borne du premier (troisième) transistor et la borne d'entrée du premier circuit (second) de convertisseur. Le deuxième (quatrième) élément de capacité est connecté entre la borne de commande du deuxième (quatrième) transistor et la borne de sortie du premier (second) circuit de convertisseur.
(JA) 【課題】低消費電力な増幅回路、積分器、及びAD変換器を提供する。 【解決手段】一実施形態に係る増幅回路は、第1~第4トランジスタ(M1~M4)と、第1,第2インバータ回路(Inv1,Inv2)と、第1~第4容量素子(C1~C4)と、第1~第4スイッチ(S1~S4)と、第1,第2電圧源(V1,V2)とを備える。第1,第2(第3,第4)トランジスタは、第1(第2)導電型であり、第2(第4)トランジスタは、第1端子を第1(第3)トランジスタの第1端子に接続される。第1(第2)インバータ回路は、入力端子を第1(第3)トランジスタの第1端子に接続され、出力端子を第2(第4)トランジスタの制御端子に接続される。第1(第3)容量素子は、第1(第3)トランジスタの第1端子と第1(第2)インバータ回路の入力端子との間に接続される。第2(第4)容量素子は、第2(第4)トランジスタの制御端子と第1(第2)インバータ回路の出力端子との間に接続される。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)