Recherche dans les collections de brevets nationales et internationales
Une partie du contenu de cette demande n'est pas disponible pour le moment.
Si cette situation persiste, contactez-nous auObservations et contact
1. (WO2015170511) CIRCUIT DE CONVERSION A/N À APPROXIMATION SUCCESSIVE
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/2015/170511 N° de la demande internationale : PCT/JP2015/057480
Date de publication : 12.11.2015 Date de dépôt international : 13.03.2015
CIB :
H03M 1/38 (2006.01)
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
M
CODAGE, DÉCODAGE OU CONVERSION DE CODE, EN GÉNÉRAL
1
Conversion analogique/numérique; Conversion numérique/analogique
12
Convertisseurs analogiques/numériques
34
Valeur analogique comparée à des valeurs de référence
38
uniquement séquentiellement, p.ex. du type à approximations successives
Déposants :
オリンパス株式会社 OLYMPUS CORPORATION [JP/JP]; 東京都渋谷区幡ヶ谷2丁目43番2号 43-2, Hatagaya 2-chome, Shibuya-ku, Tokyo 1510072, JP
Inventeurs :
原田 靖也 HARADA Yasunari; JP
Mandataire :
棚井 澄雄 TANAI Sumio; JP
Données relatives à la priorité :
2014-09681808.05.2014JP
Titre (EN) SUCCESSIVE APPROXIMATION A/D CONVERSION CIRCUIT
(FR) CIRCUIT DE CONVERSION A/N À APPROXIMATION SUCCESSIVE
(JA) 逐次比較型A/D変換回路
Abrégé :
(EN) This successive approximation A/D conversion circuit is provided with: a comparison circuit provided with a differential amplifier circuit which amplifies a pair of first differential signals inputted into a pair of differential input terminals, and outputs a pair of second differential signals, and a latch circuit which compares the voltages of the second differential signals outputted from the differential amplifier circuit, stores the comparison result, and outputs the stored comparison result; a digital circuit which, on the basis of the comparison result, generates digital signals corresponding to the first differential signals; a calculation circuit which generates reference signals on the basis of the digital signals, and outputs, to the differential input terminals, the first differential signals generated by either subtracting the reference signals from third differential signals or adding the reference signals to the third differential signals; and a control circuit which stops operation of the differential amplifier circuit for a prescribed time period including a time period in which the comparison circuit initiates comparison.
(FR) La présente invention porte sur circuit de conversion A/N à approximation successive qui comporte : un circuit de comparaison comportant un circuit d'amplificateur différentiel qui amplifie une première paire de premiers signaux différentiels mis en entrés dans une paire de bornes d'entrée différentielles, et délivre en sortie une paire de deuxièmes signaux différentiels, et un circuit de verrouillage qui compare les tensions des deuxièmes signaux différentiels délivrés en sortie par le circuit d'amplificateur différentiel, mémorise le résultat de la comparaison, et délivre en sortie le résultat de comparaison mémorisé ; un circuit numérique qui, sur la base du résultat de comparaison, génère des signaux numériques correspondant aux premiers signaux différentiels ; un circuit de calcul qui génère des signaux de référence sur la base des signaux numériques, et délivre en sortie, aux bornes d'entrée différentielles, les premiers signaux différentiels générés par soit soustraction des signaux de référence provenant des troisièmes signaux différentiels soit addition des signaux de référence aux troisièmes signaux différentiels ; et un circuit de commande qui arrête le fonctionnement du circuit d'amplificateur différentiel pendant une période de temps prescrite comprenant une période de temps dans laquelle le circuit de comparaison initie une comparaison.
(JA)  逐次比較型A/D変換回路は、1対の差動入力端子に入力される1対の第1の差動信号を増幅して1対の第2の差動信号を出力する差動増幅回路と、前記差動増幅回路から出力される前記第2の差動信号の電圧を比較し、比較結果を保持し、保持された前記比較結果を出力するラッチ回路と、を有する比較回路と、前記比較結果に基づいて、前記第1の差動信号に対応するデジタル信号を生成するデジタル回路と、前記デジタル信号に基づいて基準信号を生成し、第3の差動信号から前記基準信号を減算する、又は前記第3の差動信号に前記基準信号を加算することにより生成した前記第1の差動信号を前記差動入力端子に出力する演算回路と、前記比較回路が比較を開始した期間を含む所定の期間、前記差動増幅回路の動作を停止させる制御回路と、を有する。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)