WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2015143023) CIRCUIT INTÉGRÉ À PUCES EMPILÉES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2015/143023    N° de la demande internationale :    PCT/US2015/021224
Date de publication : 24.09.2015 Date de dépôt international : 18.03.2015
CIB :
H01L 25/065 (2006.01), H01L 23/498 (2006.01)
Déposants : INVENSAS CORPORATION [US/US]; 3025 Orchard Parkway San Jose, CA 95134 (US)
Inventeurs : WOYCHIK, Charles G.; (US).
UZOH, Cyprian Emeka; (US).
ZHANG, Ron; (US).
BUCKMINSTER, Daniel; (US).
GAO, Guilian; (US)
Mandataire : LATTIN, Christopher W.; (US)
Données relatives à la priorité :
14/220,912 20.03.2014 US
Titre (EN) STACKED DIE INTEGRATED CIRCUIT
(FR) CIRCUIT INTÉGRÉ À PUCES EMPILÉES
Abrégé : front page image
(EN)An apparatus relates generally to an integrated circuit package. In such an apparatus, a package substrate has a first plurality of via structures extending from a lower surface of the package substrate to an upper surface of the package substrate. An die has a second plurality of via structures extending to a lower surface of the die. The lower surface of the die faces the upper surface of the package substrate in the integrated circuit package. The package substrate does not include a redistribution layer. The die and the package substrate are coupled to one another.
(FR)Cette invention concerne un appareil concernant d'une manière générale un boîtier de circuit intégré. Dans un tel appareil, un substrat de boîtier comprend une première pluralité de structures de trous d'interconnexion s'étendant d'une surface inférieure du substrat de boîtier à une surface supérieure du substrat de boîtier. Une puce comprend une seconde pluralité de structures de trous d'interconnexion s'étendant vers une surface inférieure de la puce. La surface inférieure de la puce est orientée vers la surface supérieure du substrat de boîtier dans le boîtier de circuit intégré. Le substrat de boîtier ne comprend pas de couche de redistribution. La puce et le substrat de boîtier sont couplés l'un à l'autre.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)