WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2015142440) DISPOSITIF MÉMOIRE INCORPORÉ SUR UN SUBSTRAT HYBRIDE MASSIF/SOI ET SON PROCÉDÉ DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2015/142440    N° de la demande internationale :    PCT/US2015/015503
Date de publication : 24.09.2015 Date de dépôt international : 11.02.2015
CIB :
H01L 21/28 (2006.01), H01L 27/115 (2006.01), H01L 27/12 (2006.01), H01L 29/423 (2006.01)
Déposants : SILICON STORAGE TECHNOLOGY, INC. [US/US]; 450 Holger Way San Jose, CA 95134 (US)
Inventeurs : SU, Chien-Sheng; (US).
TADAYONI, Mandana; (US).
TRAN, Hieu, Van; (US).
DO, Nhan; (US)
Mandataire : LIMBACH, Alan A.; (US)
Données relatives à la priorité :
14/216,553 17.03.2014 US
Titre (EN) EMBEDDED MEMORY DEVICE ON BULK/SOI HYBRID SUBSTRATE, AND METHOD OF MAKING SAME
(FR) DISPOSITIF MÉMOIRE INCORPORÉ SUR UN SUBSTRAT HYBRIDE MASSIF/SOI ET SON PROCÉDÉ DE FABRICATION
Abrégé : front page image
(EN)A semiconductor device has a silicon substrate with a first area (20) including a buried insulation layer (10b) with silicon over and under the insulation layer and a second area (22) in which the substrate lacks buried insulation disposed under any silicon. Logic MOS devices (62) are formed in the first area in the silicon (10c) that is over the insulation layer. Memory cells (49) are formed in the second area that include spaced apart second source and second drain regions (42, 48) formed in the substrate and defining a channel region (47) therebetween, a floating gate (34) disposed over and insulated from a first portion of the channel region, and a select gate (44) disposed over and insulated from a second portion of the channel region.
(FR)L'invention concerne un dispositif semi-conducteur qui comprend un substrat de silicium comportant une première zone (20) incluant une couche d'isolation enterrée (10b) avec du silicium sur et sous la couche d'isolation et une seconde zone (22) dans laquelle le substrat est dépourvu d'isolation disposée sous tout silicium. Des dispositifs MOS logiques (62) sont formés dans la première zone dans le silicium (10c) qui est sur la couche d'isolation. Des cellules mémoire (49) sont formées dans la seconde zone, incluant des zones de seconde source et de second drain (42, 48) séparées formées dans le substrat et définissant une zone de canal (47) entre elles, une grille flottante (34) disposée sur et isolée d'une première partie de la zone de canal, et une grille de sélection (44) disposée sur et isolée d'une seconde partie de la zone de canal.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)