WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2015141539) PAVÉ RÉSISTIF ET SON PROCÉDÉ DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2015/141539    N° de la demande internationale :    PCT/JP2015/057170
Date de publication : 24.09.2015 Date de dépôt international : 11.03.2015
CIB :
H01C 7/00 (2006.01), H01C 17/06 (2006.01), H01C 17/242 (2006.01)
Déposants : KOA CORPORATION [JP/JP]; 3672, Arai, Ina-shi, Nagano 3960025 (JP)
Inventeurs : MATSUMOTO Kentaro; (JP)
Mandataire : THE PATENT BODY CORPORATE TAKEWA INTERNATIONAL PATENT OFFICE; Nishishimbashi Bldg., 13-3, Nishishimbashi 3-chome, Minato-ku, Tokyo 1050003 (JP)
Données relatives à la priorité :
2014-055874 19.03.2014 JP
Titre (EN) CHIP RESISTOR AND METHOD FOR MANUFACTURING SAME
(FR) PAVÉ RÉSISTIF ET SON PROCÉDÉ DE FABRICATION
(JA) チップ抵抗器およびその製造法
Abrégé : front page image
(EN)Provided are: a chip resistor which is capable of adjusting the resistance with high accuracy, while maintaining high sulfurization resistance of an electrode thereof, even in cases where the resistance of the chip resistor is low; and a method for manufacturing this chip resistor. This chip resistor (1) comprises an insulating film which covers a resistor (4) that is formed so as to be in contact with both of a pair of electrodes (3, 3) formed on the upper surface (2A) of an insulating substrate (2). Each of the pair of electrodes (3, 3) comprises: (1) a main electrode layer (3B) that contains silver as a main metal component, while containing 10% by weight or more of palladium, and an auxiliary electrode layer (3A) that has a lower specific resistance than the main electrode layer (3B); (2) a multilayer portion wherein the auxiliary electrode layer (3A) and the main electrode layer (3B) are sequentially laminated in this order on one surface of the insulating substrate (2); and (3) an exposed part (3A1) of the auxiliary electrode layer (3A) on the far side from the resistor (4), where the main electrode layer (3B) does not cover a part of the auxiliary electrode layer (3A), and an extending part (3B1) that extends from the near side to the far side from the resistor (4).
(FR)Cette invention concerne un pavé résistif apte à ajuster la résistance avec une précision élevée, tout en conservant une grande résistance de sulfuration d'une électrode de celui-ci, même dans les cas où la résistance du pavé résistif est basse. L'invention concerne en outre un procédé de fabrication dudit pavé résistif. Ledit pavé résistif (1) comprend un film isolant qui recouvre une résistance (4) formée de manière à être en contact avec les deux électrodes d'une paire d'électrodes (3, 3) formée sur la surface supérieure (2A) d'un substrat isolant (2). Chacune desdites électrodes (3, 3) comprend : (1) une couche d'électrode principale (3B) qui contient de l'argent en tant que composant métallique principal, tout en contenant une proportion de palladium supérieure ou égale à 10% en poids, et une couche d'électrode auxiliaire (3A) qui a une résistance spécifique inférieure à celle de la couche d'électrode principale (3B) ; (2) une partie multicouche dans laquelle la couche d'électrode auxiliaire (3A) et la couche d'électrode principale (3B) sont séquentiellement stratifiées dans cet ordre sur une surface du substrat isolant (2) ; et (3) une partie exposée (3A1) de la couche d'électrode auxiliaire (3A) sur le côté éloigné de la résistance (4), la couche d'électrode principale (3B) ne recouvrant pas une partie de la couche d'électrode auxiliaire (3A), et une partie étendue (3B1) qui s'étend du côté proche au côté éloigné de la résistance (4).
(JA) 抵抗値が低いチップ抵抗器であっても、その電極の耐硫化性を高く維持したまま、高い精度の抵抗値調整を行うことが可能なチップ抵抗器およびその製造法を提供する。チップ抵抗器1は、絶縁基板2の上面2Aに形成される一対の電極3,3の双方に接触するように形成される抵抗体4を覆う絶縁膜を有している。 一対の電極3,3は、それぞれが、 (1)金属成分として、銀を主成分とし、パラジウムを10重量%以上含有する主電極層3Bと、主電極層3Bよりも比抵抗が低い補助電極層3Aとを有している。 (2)絶縁基板2の片面から補助電極層3A、主電極層3Bの順に積層される積層部分を有する。 (3)抵抗体4から遠い側には、主電極層3Bが補助電極層3Aを部分的に覆わない、補助電極層3Aの露出部3A1を有し、且つ、抵抗体4に近い側から遠い側に亘って、延在する部3B1を有している。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)