WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2015141384) DISPOSITIF SEMI-CONDUCTEUR ET PROCÉDÉ DE FABRICATION DE DISPOSITIF SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2015/141384    N° de la demande internationale :    PCT/JP2015/054784
Date de publication : 24.09.2015 Date de dépôt international : 20.02.2015
CIB :
H01L 23/36 (2006.01), H01L 23/12 (2006.01)
Déposants : FUJI ELECTRIC CO., LTD. [JP/JP]; 1-1, Tanabeshinden, Kawasaki-ku, Kawasaki-shi, Kanagawa 2109530 (JP)
Inventeurs : SAITO Takashi; (JP).
KATO Ryoichi; (JP).
NISHIMURA Yoshitaka; (JP).
MOMOSE Fumihiko; (JP)
Mandataire : MATSUI Shigeru; (JP)
Données relatives à la priorité :
2014-059220 20.03.2014 JP
Titre (EN) SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD
(FR) DISPOSITIF SEMI-CONDUCTEUR ET PROCÉDÉ DE FABRICATION DE DISPOSITIF SEMI-CONDUCTEUR
(JA) 半導体装置及び半導体装置の製造方法
Abrégé : front page image
(EN)The purpose of the present invention is to provide a semiconductor device in which not only the overall warpage of a metal plate bonded to a radiator but also a local warpage caused by bonding a plurality of insulating circuit boards are reduced and also provide a method for manufacturing the semiconductor device. In a semiconductor device in which a plurality of insulating circuit boards (21) are solder-bonded apart from each other on one surface of a metal plate (20), a first region (13) corresponding to the arrangement of the metal portion (26) of each of the insulating circuit boards (21) is provided on the surface opposite to the surface of the metal plate (20) on which the insulating circuit boards (21) are disposed, and a surface work hardened layer (11) is provided in at least a part of the first region (13). A local warpage caused by the difference between the thermal expansions of the insulating circuit boards (21) and the metal plate (20) is reduced by the compressive stress of the surface work hardened layer (11).
(FR)Le but de la présente invention est de fournir un dispositif semi-conducteur dans lequel non seulement la déformation globale d'une plaque métallique liée à un élément rayonnant mais également une déformation locale provoquée par liaison d'une pluralité de cartes de circuits imprimés isolantes sont réduites et de fournir également un procédé de fabrication du dispositif semi-conducteur. Dans un dispositif semi-conducteur dans lequel une pluralité de cartes de circuits imprimés isolantes (21) sont liées par soudure espacées les unes des autres sur une surface d'une plaque métallique (20), une première région (13) correspondant à l'agencement de la partie métallique (26) de chacune des cartes de circuits imprimés isolantes (21) est disposée sur la surface opposée à la surface de la plaque métallique (20) sur laquelle les cartes de circuits imprimés isolantes (21) sont disposées, et une couche durcie par travail en surface (11) est disposée dans au moins une partie de la première région (13). Une déformation locale provoquée par la différence entre les dilatations thermiques des cartes de circuits imprimés isolantes (21) et de la plaque métallique (20) est réduite par les contraintes de compression de la couche durcie par travail en surface (11).
(JA) 本発明の目的は、冷却器に接合される金属板全体の反りだけでなく、複数枚の絶縁回路基板を接合することによって生じる局部的な反りも低減された半導体装置及び半導体装置の製造方法を提供することである。 金属板20の片面に複数の絶縁回路基板21が互いに離間してはんだ接合された半導体装置において、金属板20の絶縁回路基板21を配置した面とは反対側の面に、絶縁回路基板21を金属部26の配置に対応する第一領域13を備え、第一領域13の少なくとも一部に表面加工硬化層11を備えている。表面加工硬化層11の圧縮応力によって絶縁回路基板21と金属板20との熱膨張差による局所的な反りを低減する。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)