WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2015138393) CIRCUITS INTÉGRÉS PROTÉGÉS PAR DES SUBSTRATS PRÉSENTANT DES CAVITÉS, ET PROCÉDÉS DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2015/138393    N° de la demande internationale :    PCT/US2015/019609
Date de publication : 17.09.2015 Date de dépôt international : 10.03.2015
CIB :
H01L 23/14 (2006.01), H01L 23/10 (2006.01), H01L 23/367 (2006.01), H01L 23/498 (2006.01)
Déposants : INVENSAS CORPORATION [US/US]; 3025 Orchard Parkway San Jose, CA 95134 (US)
Inventeurs : SHEN, Hong; (US).
WOYCHIK, Charles, G.; (US).
SITARAM, Arkalgud, R.; (US)
Mandataire : LATTIN, Christopher, W.; (US)
Données relatives à la priorité :
14/214,365 14.03.2014 US
61/952,066 12.03.2014 US
Titre (EN) INTEGRATED CIRCUITS PROTECTED BY SUBSTRATES WITH CAVITIES, AND METHODS OF MANUFACTURE
(FR) CIRCUITS INTÉGRÉS PROTÉGÉS PAR DES SUBSTRATS PRÉSENTANT DES CAVITÉS, ET PROCÉDÉS DE FABRICATION
Abrégé : front page image
(EN)Dies (110) with integrated circuits are attached to a wiring substrate (120), possibly an interposer, and are protected by a protective substrate (410) attached to a wiring substrate. The dies are located in cavities in the protective substrate (the dies may protrude out of the cavities). In some embodiments, each cavity surface puts pressure on the die to strengthen the mechanical attachment of the die the wiring substrate, to provide good thermal conductivity between the dies and the ambient (or a heat sink), to counteract the die warpage, and possibly reduce the vertical size. The protective substrate may or may not have its own circuitry connected to the dies or to the wiring substrate. Other features are also provided.
(FR)Des matrices (110) comportant des circuits intégrés sont fixées à un substrat de câblage (120), éventuellement à un interposeur, et sont protégées par un substrat protecteur (410) fixé à un substrat de câblage. Les matrices sont situées dans des cavités dans le substrat protecteur (les matrices peuvent faire saillie à l'extérieur des cavités). Dans certains modes de réalisation, chaque surface de cavité exerce une pression sur la matrice afin de renforcer la fixation mécanique de la matrice au substrat de câblage, de conférer une bonne conductivité thermique entre les matrices et l'air ambiant (ou un dissipateur thermique), de neutraliser le gauchissement de matrice, et, le cas échéant, de réduire la dimension verticale. Le substrat protecteur peut présenter ou non son propre ensemble circuit connecté aux matrices ou au substrat de câblage. L'invention concerne également d'autres spécificités.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)