WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2015136659) CIRCUIT DE BOUCLE À VERROUILLAGE DE PHASE ET PROCÉDÉ DE RÉGLAGE DE FRÉQUENCE POUR UN DIVISEUR DE FRÉQUENCE À VERROUILLAGE PAR INJECTION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2015/136659    N° de la demande internationale :    PCT/JP2014/056623
Date de publication : 17.09.2015 Date de dépôt international : 13.03.2014
CIB :
H03L 7/08 (2006.01), H03K 23/58 (2006.01)
Déposants : MITSUBISHI ELECTRIC CORPORATION [JP/JP]; 7-3, Marunouchi 2-chome,Chiyoda-ku, Tokyo 1008310 (JP)
Inventeurs : NAKAI, Takayuki; (JP)
Mandataire : MIZOI, Shoji; MIZOI INTERNATIONAL PATENT FIRM, NTA Ofuna Building 3rd floor, 17-10, Ofuna 2-chome, Kamakura-shi, Kanagawa 2470056 (JP)
Données relatives à la priorité :
Titre (EN) PHASE-LOCKED LOOP CIRCUIT AND FREQUENCY ADJUSTMENT METHOD FOR INJECTION-LOCKED FREQUENCY DIVIDER
(FR) CIRCUIT DE BOUCLE À VERROUILLAGE DE PHASE ET PROCÉDÉ DE RÉGLAGE DE FRÉQUENCE POUR UN DIVISEUR DE FRÉQUENCE À VERROUILLAGE PAR INJECTION
(JA) 位相同期ループ回路及び注入同期型分周器の周波数調整方法
Abrégé : front page image
(EN)In a PLL circuit (1001), first of all, an output voltage (Vtune) of an LPF (50) is coupled to an ILFD (10(n)), whereby the ILFD (10(n)) becomes an oscillator. The ILFD (10(n)), a DIV (20), a PFD (30), a CP (40) and the LPF (50) form a PLLn, and a lock operation starts. After a lapse of a given time, the output frequency of the ILFD (10(n)) converges to a given value and the PLLn becomes locked. After the PLLn becomes locked, a sample and hold circuit SH (70(n)) holds the loop filter output voltage (Vtune) at a current time, and a frequency adjustment of the ILFD (10(n)) is completed. Similar frequency adjustments are sequentially implemented for ILFD (10(n − 1)) to ILFD (10(1)).
(FR)Dans un circuit de boucle à verrouillage de phase (PLL) (1001), tout d'abord, une tension de sortie (Vaccord) d'un filtre passe-bas (LPF) (50) est couplée à un diviseur de fréquence à verrouillage par injection (ILFD) (10(n)), moyennant quoi l'ILFD (10(n)) devient un oscillateur. L'ILFD (10(n)), un diviseur (DIV) (20), un détecteur de phase/fréquence (PFD) (30), une pompe de charge (CP) (40) et le LPF (50) forment une PLLn, et une opération de verrouillage démarre. Après un laps de temps donné, la fréquence de sortie de l'ILFD (10(n)) converge vers une valeur donnée et la PLLn devient verrouillée. Après que la PLLn devient verrouillée, un circuit d'échantillonnage et de maintien (SH) (70(n)) maintient la tension de sortie de filtre de boucle (Vaccord) à un temps courant, et un réglage de fréquence de l'ILFD (10(n)) est obtenu. Des réglages de fréquence similaires sont séquentiellement mis en œuvre pour ILFD (10(n− 1)) à ILFD (10(1)).
(JA) PLL回路(1001)では、まず、ILFD(10(n))にLPF(50)の出力電圧Vtuneが接続され、ILFD(10(n))が発振器となる。ILFD(10(n))、DIV(20)、PFD(30)、CP(40)、LPF(50)がPLLnを構成し、ロック動作が開始する。PLLnは所定時間が経過すると、ILFD(10(n))の出力周波数がある一定値に収束し、ロック状態となる。ロック状態となった後に、その時点でのループフィルタ出力電圧Vtuneをサンプルホールド回路SH(70(n))が保持し、ILFD(10(n))の周波数調整が完了する。順次、ILFD(10(n-1))~ILFD(10(1))に、同様の周波数調整が実施される。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)