WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2015133643) MÉMOIRE CACHE À LARGEUR D'IMPULSION D'ÉCRITURE VARIABLE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2015/133643    N° de la demande internationale :    PCT/JP2015/056824
Date de publication : 11.09.2015 Date de dépôt international : 09.03.2015
CIB :
G06F 12/08 (2006.01), G06F 12/16 (2006.01)
Déposants : KABUSHIKI KAISHA TOSHIBA [JP/JP]; 1-1, Shibaura 1-chome, Minato-ku, Tokyo 1058001 (JP)
Inventeurs : NOGUCHI Hiroki; (JP).
TANAMOTO Tetsufumi; (JP).
IKEGAMI Kazutaka; (JP).
FUJITA Shinobu; (JP)
Mandataire : KATSUNUMA Hirohito; (JP)
Données relatives à la priorité :
2014-045438 07.03.2014 JP
Titre (EN) CACHE MEMORY WITH VARIABLE WRITE PULSE WIDTH
(FR) MÉMOIRE CACHE À LARGEUR D'IMPULSION D'ÉCRITURE VARIABLE
(JA) 書き込みパルス幅可変のキャッシュメモリ
Abrégé : front page image
(EN)[Problem] To enable a reduction in the average latency in access time and enable lower power consumption. [Solution] A cache memory equipped with: a data cache unit storing data in units of cache lines; a tag unit storing address information for the data stored in the data cache unit; a cache controller that determines whether an address to which access has been requested from a processor matches address information stored in the tag unit, and controls access to the data cache and the tag unit on the basis of the result of that determination; and a write period control unit that controls the period required for writing data to the cache unit, on the basis of the error frequency when reading data stored in the data cache unit or the degree of the decrease in the processing performance of the processor due to a delay in reading data stored in the cache unit.
(FR)Le problème décrit par l'invention est de pouvoir réduire la latence moyenne de temps d'accès et de pouvoir obtenir une faible consommation de puissance. La solution selon l'invention porte sur une mémoire cache équipée : d'une unité de mémoire cache de données mémorisant des données en unités de lignes de mémoire cache ; d'une unité d'étiquette mémorisant des informations d'adresses des données mémorisées dans l'unité de mémoire cache de données ; d'un contrôleur de mémoire cache qui détermine si une adresse à laquelle un accès a été demandé par un processeur correspond à des informations d'adresse mémorisées dans l'unité d'étiquette, et commande l'accès à la mémoire cache de données et l'unité d'étiquette sur la base du résultat de cette détermination ; et d'une unité de commande de période d'écriture qui commande la période nécessaire à l'écriture de données dans l'unité de mémoire cache, sur la base de la fréquence d'erreurs présentes lors de la lecture de données mémorisées dans l'unité de mémoire cache de données ou du degré de la baisse de la performance de traitement du processeur associée à un retard dans la lecture des données mémorisées dans l'unité de mémoire cache.
(JA)【課題】アクセス時の平均レイテンシを削減でき、かつ低消費電力化も図れる。 【解決手段】キャッシュメモリは、キャッシュライン単位でデータを格納するデータキャッシュ部と、データキャッシュ部に格納されるデータのアドレス情報を格納するタグ部と、プロセッサからアクセス要求のあったアドレスがタグ部に格納されたアドレス情報に一致するか否かの判定を行い、その判定結果に基づいてデータキャッシュ部およびタグ部に対するアクセスを制御するキャッシュコントローラと、データキャッシュ部に格納したデータの読出しエラーの発生頻度と、データキャッシュ部に格納したデータの読み出し遅延によるプロセッサの処理能力低下の度合いと、の少なくとも一方に基づいて、データキャッシュ部にデータを書き込むのに要する期間を制御する書込み期間制御部と、を備える。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)