WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2015133047) DISPOSITIF SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2015/133047    N° de la demande internationale :    PCT/JP2015/000081
Date de publication : 11.09.2015 Date de dépôt international : 09.01.2015
CIB :
H01L 29/739 (2006.01), H01L 29/423 (2006.01), H01L 29/08 (2006.01), H01L 29/417 (2006.01)
Déposants : TOYOTA JIDOSHA KABUSHIKI KAISHA [JP/JP]; 1, Toyota-cho, Toyota-shi, Aichi 4718571 (JP)
Inventeurs : YASUDA, Yoshifumi; (JP)
Mandataire : KAI-U PATENT LAW FIRM; NAGOYA LUCENT TOWER 9F, 6-1, Ushijima-Cho, Nishi-ku, Nagoya-shi, Aichi 4516009 (JP)
Données relatives à la priorité :
2014-040416 03.03.2014 JP
Titre (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF SEMI-CONDUCTEUR
Abrégé : front page image
(EN)The semiconductor device 1 includes a semiconductor substrate 10 in which a IGBT is formed; a gate electrode 20 of the IGBT; an insulation film 50 covering the gate electrode 20 and the semiconductor substrate 10; and an emitter electrode 30 formed on the insulation film 50. A gate wiring 40 is formed on the insulation film 50, separated from the emitter electrode 30, and in contact with the gate electrode 20. An upper surface of the insulation film 50 includes a first portion, a second portion, and a step portion 54, the first portion being located on the gate electrode 20, the second portion being located on the substrate 10, and the step portion 54 being located between the first and second portions. The emitter electrode 30 covers the step portion 54, and the gate wiring 40 does not cover the step portion 54.
(FR)L'invention concerne un dispositif semi-conducteur (1) comprenant un substrat semi-conducteur (10) dans lequel un transistor bipolaire à porte isolée (IGBT) est formé; une électrode de grille (20) de l'IGBT; un film d'isolation (50) recouvrant l'électrode de grille (20) et le substrat semi-conducteur (10); et une électrode d'émetteur (30) formée sur le film d'isolation (50). Un câblage de grille (40) est formé sur le film d'isolation (50), séparé de l'électrode d'émetteur (30) et en contact avec l'électrode de grille (20). Une surface supérieure du film d'isolation (50) comprend une première partie, une seconde partie et une partie étagée (54), la première partie étant située sur l'électrode de grille (20), la seconde partie étant située sur le substrat (10) et la partie étagée (54) étant située entre les première et seconde parties. L'électrode d'émetteur (30) recouvre la partie étagée (54) et le câblage de grille (40) ne recouvre pas la partie étagée (54).
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)