WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2015131120) CIRCUIT ASSURANT L'INTERFACE ENTRE UNE ENTRÉE ASYMÉTRIQUE ET UN CONVERTISSEUR ANALOGIQUE-NUMÉRIQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2015/131120    N° de la demande internationale :    PCT/US2015/018128
Date de publication : 03.09.2015 Date de dépôt international : 27.02.2015
CIB :
H03M 1/06 (2006.01), H03M 3/00 (2006.01)
Déposants : QUALCOMM INCORPORATED [US/US]; ATTN: International IP Administration 5775 Morehouse Drive San Diego, California 92121-1714 (US)
Inventeurs : ALLADI, Dinesh Jagannath; (US).
HAFIZ, Omar; (US).
DAGHER, Elias Hani; (US)
Mandataire : EDWARDS, Gary, J.; (US)
Données relatives à la priorité :
61/945,605 27.02.2014 US
14/549,445 20.11.2014 US
Titre (EN) CIRCUIT INTERFACING SINGLE-ENDED INPUT TO AN ANALOG TO DIGITAL CONVERTER
(FR) CIRCUIT ASSURANT L'INTERFACE ENTRE UNE ENTRÉE ASYMÉTRIQUE ET UN CONVERTISSEUR ANALOGIQUE-NUMÉRIQUE
Abrégé : front page image
(EN)In embodiments, a circuit includes a single-ended input coupled to a first input of a differential filter. The differential filter is coupled to an analog to digital converter (ADC), and the single-ended input includes an input DC bias voltage level and an input signal. A reference generator circuit is coupled to a second input of the differential filter. The reference generator circuit generates a reference bias voltage. The differential filter includes a first filter coupled to the singled ended input and to the ADC and a second filter coupled to the reference generator circuit and to the ADC. The first filter is configured to receive the input DC bias voltage level and input signal. The second filter is configured to receive the reference bias voltage.
(FR)Dans des modes de réalisation, la présente invention concerne un circuit qui comprend une entrée asymétrique couplée à une première entrée d'un filtre différentiel. Le filtre différentiel est couplé à un convertisseur analogique-numérique (CAN) et l'entrée asymétrique comprend un niveau de tension continue de polarisation d'entrée et un signal d'entrée. Un circuit générateur de référence est couplé à une seconde entrée du filtre différentiel. Le circuit générateur de référence génère une tension de polarisation de référence. Le filtre différentiel comprend un premier filtre couplé à l'entrée asymétrique et au CAN et un second filtre couplé au circuit générateur de référence et au CAN. Le premier filtre est conçu pour recevoir le niveau de tension continue de polarisation d'entrée et un signal d'entrée. Le second filtre est conçu pour recevoir la tension de polarisation de référence.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)