WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Options
Langue d'interrogation
Stemming/Racinisation
Trier par:
Nombre de réponses par page
1. (WO2015127018) CIRCUITS DE RÉGULATEUR DE TENSION À FAIBLE CHUTE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2015/127018 N° de la demande internationale : PCT/US2015/016520
Date de publication : 27.08.2015 Date de dépôt international : 19.02.2015
CIB :
G05F 1/10 (2006.01) ,H01L 29/00 (2006.01)
G PHYSIQUE
05
COMMANDE; RÉGULATION
F
SYSTÈMES DE RÉGULATION DES VARIABLES ÉLECTRIQUES OU MAGNÉTIQUES
1
Systèmes automatiques dans lesquels les écarts d'une grandeur électrique par rapport à une ou plusieurs valeurs prédéterminées sont détectés à la sortie et réintroduits dans un dispositif intérieur au système pour ramener la grandeur détectée à sa valeur ou à ses valeurs prédéterminées, c. à d. systèmes rétroactifs
10
Régulation de la tension ou de l'intensité
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
Déposants : TEXAS INSTRUMENTS INCORPORATED[US/US]; P.O. Box. 655474, Mail Station 3999 Dallas, TX 75265-5474, US
TEXAS INSTRUMENTS JAPAN LIMITED[JP/JP]; 24-1, Nishi-Shinjuku 6-chome Shinjuku-ku Tokyo, 160-8366, JP (JP)
Inventeurs : AGARWAL, Nitin; IN
MALLALA, Suresh; IN
Mandataire : DAVIS, Michael, A., Jr.; US
Données relatives à la priorité :
14/183,73919.02.2014US
Titre (EN) LOW DROPOUT VOLTAGE REGULATOR CIRCUITS
(FR) CIRCUITS DE RÉGULATEUR DE TENSION À FAIBLE CHUTE
Abrégé :
(EN) In described examples, a voltage regulator (200) is disclosed. The voltage regulator circuit (200) includes a switch (250), a first feedback circuit (202) and a second feedback circuit (204). The switch (250) is configured to receive an input signal (108) at a first terminal and an error signal (254) at a second terminal and configured to generate an output signal (255) at a third terminal. The first feedback circuit (202) includes a first transistor (270) and a second transistor (260) configured to control the error signal (254) at the second terminal of the switch (250) in response to a difference between the output signal (255) and a reference signal (110). The second feedback circuit (204) is configured to sense the error signal (254) and generate a tail current at the second node and the fourth node to maintain substantially equal currents in the first transistor (270) and the second transistor (260), respectively, thereby causing a voltage of the output signal (255) as substantially equal to a voltage of the reference signal (110).
(FR) L'invention concerne, dans des exemples décrits, un régulateur de tension (200). Le circuit de régulateur de tension (200) comprend un commutateur (250), un premier circuit de rétroaction (202) et un second circuit de rétroaction (204). Le commutateur (250) est configuré de sorte à recevoir un signal d'entrée (108) au niveau d'une première borne et un signal d'erreur (254) au niveau d'une deuxième borne et configuré de sorte à générer un signal de sortie (255) au niveau d'une troisième borne. Le premier circuit de rétroaction (202) comprend un premier transistor (270) et un second transistor (260) configurés de sorte à commander le signal d'erreur (254) au niveau de la deuxième borne du commutateur (250) en réponse à une différence entre le signal de sortie (255) et un signal de référence (110). Le second circuit de rétroaction (204) est configuré de sorte à détecter le signal d'erreur (254) et à générer un courant de queue au niveau du second nœud et du quatrième nœud afin de garder des courants sensiblement égaux dans le premier transistor (270) et le second transistor (260), respectivement, ce qui amène la tension du signal de sortie (255) à être sensiblement égale à la tension du signal de référence (110).
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)