WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2015121298) PROCÉDÉ DE PERSONNALISATION DE CIRCUITS ÉLECTRONIQUES A FILM MINCE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2015/121298    N° de la demande internationale :    PCT/EP2015/052858
Date de publication : 20.08.2015 Date de dépôt international : 11.02.2015
CIB :
G11C 29/00 (2006.01), H01L 21/66 (2006.01), H01L 51/00 (2006.01), H01L 27/12 (2006.01), H01L 27/28 (2006.01), H01L 51/05 (2006.01), G11C 11/56 (2006.01), G11C 13/00 (2006.01)
Déposants : IMEC VZW [BE/BE]; Kapeldreef 75 B-3001 Leuven (BE).
NEDERLANDSE ORGANISATIE VOOR TOEGEPAST-NATUURWETENSCHAPPELIJK ONDERZOEK TNO [NL/NL]; Anna Van Buerenplein 1 NL-2595 DA 's-Gravenhage (NL)
Inventeurs : MYNY, Kris Jef Ria; (BE).
GELINCK, Gerwin; (BE).
GENOE, Jan; (BE)
Mandataire : DENK IP; Herthoge, Kris Hundelgemsesteenweg 1114 B-9820 Merelbeke (BE)
Données relatives à la priorité :
61/938,610 11.02.2014 US
Titre (EN) METHOD FOR CUSTOMIZING THIN FILM ELECTRONIC CIRCUITS
(FR) PROCÉDÉ DE PERSONNALISATION DE CIRCUITS ÉLECTRONIQUES A FILM MINCE
Abrégé : front page image
(EN)Method for customizing thin film electronic circuits A method for manufacturing a thin-film circuit is provided, the method comprising: (a) obtaining a thin-film circuit comprising at least one logic gate circuit having an output, the at least one logic gate circuit comprising a plurality of drive transistors and a plurality of load elements, at least one load element being electrically connected to the output; (b) sequentially providing a series of predetermined voltage patterns to the plurality of drive transistors, a voltage pattern comprising a set of voltages to be applied respectively between a gate and a source of a respective drive transistor; (c) measuring a series of output voltage values of the at least one logic gate circuit corresponding to the series of predetermined voltage patterns; (d) comparing the series of output voltage values with a series of respective predetermined reference output voltage values; (e) in case an output voltage value does not match the respective predetermined reference output voltage value, adapting the number of load elements electrically connected to the output; and (f) repeating steps (b) to (e) until the series of output voltage values matches the series of predetermined reference output voltage values.
(FR)L'invention concerne un procédé de fabrication d'un circuit à film mince, le procédé comprenant les étapes suivantes : (a) acquisition d'un circuit à film mince comprenant au moins un circuit à porte logique muni d'une sortie, le ou les circuits à porte logique comprenant une pluralité de transistors d'attaque et une pluralité d'éléments de charge, au moins un élément de charge étant électriquement connecté à la sortie; (b) fourniture séquentielle d'une série de profils de tension prédéterminés à la pluralité de transistors d'attaque, un profil de tension comprenant un ensemble de tensions devant être appliquées respectivement entre une porte et une source d'un transistor d'attaque concerné; (c) mesure d'une série de valeurs de tension de sortie du ou des circuits à porte logique correspondant à la série de profils de tension prédéterminés; (d) comparaison de la série de valeurs de tension de sortie avec une série de valeurs de tension de sortie de référence respectives prédéterminées; (e) si une valeur de tension de sortie ne correspond pas à la valeur de tension de sortie de référence prédéterminée concernée, adaptation du nombre d'éléments de charge électriquement connectés à la sortie; et (f) répétition des étapes b) à e) jusqu'à ce que la série de valeurs de tension de sortie corresponde à la série de valeurs de tension de sortie de référence prédéterminées.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)