WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Options
Langue d'interrogation
Stemming/Racinisation
Trier par:
Nombre de réponses par page
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2015120199) MISE À L'ÉCHELLE DYNAMIQUE D'HORLOGE ET DE TENSION AVEC BASCULEMENT À FAIBLE LATENCE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2015/120199 N° de la demande internationale : PCT/US2015/014688
Date de publication : 13.08.2015 Date de dépôt international : 05.02.2015
Demande présentée en vertu du Chapitre 2 : 08.12.2015
CIB :
G06F 1/32 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
1
Détails non couverts par les groupes G06F3/-G06F13/89
26
Alimentation en énergie électrique, p.ex. régulation à cet effet
32
Moyens destinés à économiser de l'énergie
Déposants : QUALCOMM INCORPORATED[US/US]; Attn: International IP Administration 5775 Morehouse Drive San Diego, California 92121-1714, US
Inventeurs : PAL, Dipti Ranjan; US
PENZES, Paul Ivan; US
ALLAM, Mohamed Waleed; US
Mandataire : WORLEY, Eugene R.; Loza & Loza, LLP 305 North Second Avenue, #127 Upland, CA 91786, US
Données relatives à la priorité :
14/177,07310.02.2014US
Titre (EN) DYNAMIC CLOCK AND VOLTAGE SCALING WITH LOW-LATENCY SWITCHING
(FR) MISE À L'ÉCHELLE DYNAMIQUE D'HORLOGE ET DE TENSION AVEC BASCULEMENT À FAIBLE LATENCE
Abrégé :
(EN) Systems and methods for dynamic clock and voltage scaling can switch integrated circuits between frequency-voltage modes with low latency. These systems include a resource power manager that can control a power management integrated circuit (PMIC), phase locked loops (PLLs), and clock dividers. The resource power manager controls transitions between frequency-voltage modes. The systems and methods provide dynamic clock and voltage scaling where the transitions between frequency-voltage modes are an atomic operation. Additionally, the resource power manager can control many modules, for example, clock dividers, in parallel. The invention can, due to lower latency between frequency-voltage modes, can provide improved system performance and reduced system power.
(FR) L'invention concerne des systèmes et des procédés de mise à l'échelle dynamique d'horloge et de tension, capables de faire basculer des circuits intégrés entre des modes fréquence-tension avec une faible latence. Ces systèmes comprennent un gestionnaire d'alimentation de ressources capable de commander un circuit intégré de gestion d'alimentation (PMIC), des boucles à verrouillage de phase (PLL) et des diviseurs d'horloge. Le gestionnaire d'alimentation de ressources commande des transitions entre des modes fréquence-tension. Les systèmes et procédés assurent une mise à l'échelle dynamique d'horloge et de tension caractérisée en ce que les transitions entre modes fréquence-tension sont une opération atomique. De plus, le gestionnaire d'alimentation de ressources peut commander de nombreux modules, par exemple des diviseurs d'horloge, en parallèle. L'invention est susceptible, du fait de la plus faible latence entre les modes fréquence-tension, d'assurer des performances améliorées du système et une consommation énergétique réduite du système.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)