WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2015120196) STRUCTURE DE BROCHES DE BOÎTIER À FAIBLE PERTE D'INTRODUCTION ET PROCÉDÉ
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2015/120196    N° de la demande internationale :    PCT/US2015/014685
Date de publication : 13.08.2015 Date de dépôt international : 05.02.2015
Demande présentée en vertu du Chapitre 2 :    29.09.2015    
CIB :
H01L 23/538 (2006.01)
Déposants : XILINX, INC. [US/US]; Attn: Legal Dept. 2100 Logic Drive San Jose, CA 95124 (US)
Inventeurs : WU, Paul, Y.; (US).
NIAZI, Sarajuddin; (US).
ANDERSON, Raymond, E.; (US).
RAMALINGAM, Suresh; (US)
Mandataire : PARANDOOSH, David, A.; (US)
Données relatives à la priorité :
14/174,697 06.02.2014 US
Titre (EN) LOW INSERTION LOSS PACKAGE PIN STRUCTURE AND METHOD
(FR) STRUCTURE DE BROCHES DE BOÎTIER À FAIBLE PERTE D'INTRODUCTION ET PROCÉDÉ
Abrégé : front page image
(EN)An apparatus for placement between a package and an integrated circuit board is provided. The apparatus may include: an insert (112). The insert may have: a substrate having a top side and a bottom side; a first set of pads (114) at the top side of the substrate; a second set of pads (114) at the bottom side of the substrate; and a plurality of vias (116) in the substrate, the vias (116) connecting respective pads (114) in the first set to respective pads (114) in the second set; wherein the insert (112) has a thickness that is less than a spacing between the package and the integrated circuit board.
(FR)L'invention concerne un appareil destiné à être placé entre un boîtier et une carte de circuits imprimés intégré. L'appareil peut comporter: une pièce rapportée (112). La pièce rapportée peut comprendre: un substrat ayant un côté supérieur et un côté inférieur; un premier ensemble de plots (114) au niveau du côté supérieur du substrat; un second ensemble de plots (114) au niveau du côté inférieur du substrat; et une pluralité de trous d'interconnexion (116) dans le substrat, les trous d'interconnexion (116) connectant des plots (114) respectifs du premier ensemble à des plots (114) respectifs du second ensemble, la pièce rapportée (112) ayant une épaisseur qui est inférieure à un espacement entre le boîtier et la carte de circuit intégré.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)