WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2015119893) PROCÉDÉ DE FABRICATION D'UN EMPILEMENT DE GRILLES DE PIÉGEAGE DE CHARGES À L'AIDE D'UN FLUX DE TRAITEMENT CMOS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2015/119893    N° de la demande internationale :    PCT/US2015/014118
Date de publication : 13.08.2015 Date de dépôt international : 02.02.2015
CIB :
H01L 29/423 (2006.01), H01L 29/51 (2006.01), H01L 21/02 (2006.01), H01L 21/28 (2006.01)
Déposants : CYPRESS SEMICONDUCTOR CORPORATION [US/US]; 198 Champion Courts San Jose, California 95134 (US)
Inventeurs : RAMKUMAR, Krishnaswamy; (US).
SHIH, Hui Mei; (TW)
Données relatives à la priorité :
61/936,549 06.02.2014 US
14/490,514 18.09.2014 US
Titre (EN) METHOD OF FABRICATING A CHARGE-TRAPPING GATE STACK USING A CMOS PROCESS FLOW
(FR) PROCÉDÉ DE FABRICATION D'UN EMPILEMENT DE GRILLES DE PIÉGEAGE DE CHARGES À L'AIDE D'UN FLUX DE TRAITEMENT CMOS
Abrégé : front page image
(EN)A method of fabricating a memory device is described. Generally, the method includes: forming on a surface of a substrate a dielectric stack including a tunneling dielectric and a charge-trapping layer overlying the tunneling dielectric; depositing a first cap layer comprising an oxide over the dielectric stack; forming a second cap layer comprising a nitride over the first cap layer; patterning the first and second cap layers and the dielectric stack to form a gate stack of a memory device; removing the second cap layer; and performing an oxidation process to form a blocking oxide over the charge-trapping layer, wherein the oxidation process consumes the first cap layer. Other embodiments are also described.
(FR)L'invention concerne un procédé de fabrication d'un dispositif de mémoire. D'une manière générale, le procédé consiste à : former sur une surface d'un substrat un empilement diélectrique comprenant un diélectrique à effet tunnel et une couche de piégeage de charges recouvrant le diélectrique à effet tunnel; déposer une première couche d'encapsulation comprenant un oxyde sur l'empilement diélectrique; former une seconde couche d'encapsulation comprenant un nitrure sur la première couche d'encapsulation; former un motif sur les première et seconde couches d'encapsulation et sur l'empilement diélectrique afin de former un empilement de grilles d'un dispositif de mémoire; retirer la seconde couche d'encapsulation; et exécuter un procédé d'oxydation afin de former un oxyde de blocage sur la couche de piégeage de charges, le procédé d'oxydation consommant la première couche d'encapsulation. La présente invention décrit également d'autres modes de réalisation.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)