WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2015115330) TRANSISTOR EN COUCHES MINCES, SEMI-CONDUCTEUR À BASE D'OXYDE ET SON PROCÉDÉ DE PRODUCTION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2015/115330    N° de la demande internationale :    PCT/JP2015/051845
Date de publication : 06.08.2015 Date de dépôt international : 23.01.2015
CIB :
H01L 29/786 (2006.01), H01L 21/336 (2006.01), H01L 21/363 (2006.01), H01L 29/26 (2006.01)
Déposants : NATIONAL INSTITUTE FOR MATERIALS SCIENCE [JP/JP]; 2-1, Sengen 1-chome, Tsukuba-shi, Ibaraki 3050047 (JP)
Inventeurs : TSUKAGOSHI Kazuhito; (JP).
AIKAWA Shinya; (JP).
KIZU Takio; (JP).
SHIMIZU Maki; (JP).
MITOMA Nobuhiko; (JP).
NABATAME Toshihide; (JP)
Mandataire : ASAMURA PATENT OFFICE, P.C.; Tennoz Central Tower, 2-2-24 Higashi-Shinagawa, Shinagawa-ku, Tokyo 1408776 (JP)
Données relatives à la priorité :
2014-016630 31.01.2014 JP
2014-016273 31.01.2014 JP
2014-016631 31.01.2014 JP
Titre (EN) THIN-FILM TRANSISTOR, OXIDE SEMICONDUCTOR, AND METHOD FOR PRODUCING SAME
(FR) TRANSISTOR EN COUCHES MINCES, SEMI-CONDUCTEUR À BASE D'OXYDE ET SON PROCÉDÉ DE PRODUCTION
(JA) 薄膜トランジスタ、酸化物半導体、およびその製造方法
Abrégé : front page image
(EN)The present invention addresses the problem of providing: a thin-film transistor that achieves a good balance between suppressing property deterioration due to light irradiation, low contact resistance, and excellent gate controllability; and a method for producing the same. The problem is solved by this thin-film transistor comprising a source electrode, a drain electrode, a semiconductor layer that is provided so as to be in contact with the source electrode and the drain electrode, a gate electrode that is provided so as to correspond to a channel between the source electrode and the drain electrode, and an insulator layer that is provided between the gate electrode and the semiconductor layer. The semiconductor layer is formed from a composite metal oxide obtained by adding, to a first metal oxide capable of generating electron carriers by means of introduction of oxygen defects, a second oxide having an oxygen dissociation energy larger than the oxygen dissociation energy of the first metal oxide by 200 kJ/mol or more; and the concentration of a specific element among the elements constituting the second oxide is the maximum value or the minimum value in the center portion of the semiconductor layer in the thickness direction.
(FR)La présente invention concerne : un transistor en couches minces qui présente un bon équilibre entre une suppression de détérioration des caractéristiques due à une exposition à un rayonnement de lumière et une faible résistance de contact ainsi qu'une excellente aptitude de régulation de grille ; et un procédé de fabrication du transistor en couches minces. Le problème peut être résolu au moyen dudit transistor en couches minces qui comprend une électrode source, une électrode déversoir, une couche semi-conductrice qui est prévue de sorte à se trouver en contact avec l'électrode source et l'électrode déversoir, une électrode grille qui est prévue de sorte à correspondre à un canal entre l'électrode source et l'électrode déversoir, et une couche d'isolant qui est prévue entre l'électrode grille et la couche semi-conductrice, et qui est caractérisé en ce que : la couche semi-conductrice est constituée d'un oxyde métallique composite qui est obtenu par addition, à un premier oxyde métallique pouvant générer des porteurs d'électrons au moyen de l'introduction de déficits en oxygène, d'un second oxyde qui présente une énergie de dissociation de l'oxygène qui est supérieure à l'énergie de dissociation de l'oxygène du premier oxyde métallique dans une proportion supérieure ou égale à 200 kJ/mol ; et la concentration d'un élément spécifique parmi les éléments constituant le second oxyde présente la valeur maximale ou la valeur minimale dans la partie centrale de la couche semi-conductrice dans la direction de l'épaisseur.
(JA) 光照射による特性劣化の抑制と、低コンタクト抵抗、及び優れたゲート制御性とを両立した薄膜トランジスタおよびその製造方法を提供する。該課題は、ソース電極およびドレイン電極と、前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、前記ゲート電極と前記半導体層との間に設けられた絶縁体層とを有する薄膜トランジスタであって、 前記半導体層が、酸素欠損が導入されることで電子キャリアを生成できる第1金属酸化物に、酸素のかい離エネルギーが前記第1金属酸化物の酸素のかい離エネルギーよりも200kJ/mol以上大きな第2酸化物を添加した複合金属酸化物で形成され、前記第2酸化物を構成する元素のうち、特定の元素の濃度が、前記半導体層の厚み方向の中央部において極大値、又は極小値を示す、上記薄膜トランジスタによって解決される。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)