Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2015114857) PROCÉDÉ DE LIAISON ET DISPOSITIF DE LIAISON UTILISÉ POUR CE DERNIER
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2015/114857 N° de la demande internationale : PCT/JP2014/069077
Date de publication : 06.08.2015 Date de dépôt international : 17.07.2014
CIB :
H01L 21/52 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
50
Assemblage de dispositifs à semi-conducteurs en utilisant des procédés ou des appareils non couverts par l'un uniquement des groupes H01L21/06-H01L21/326185
52
Montage des corps semi-conducteurs dans les conteneurs
Déposants :
株式会社ニッシン NISSIN INC. [JP/JP]; 兵庫県宝塚市亀井町10番7号 10-7, Kameicho, Takarazuka-shi, Hyogo 6650047, JP
Inventeurs :
小谷 一哉 KODANI Kazuya; JP
本田 剛 HONDA Tsuyoshi; JP
坂本 旭 SAKAMOTO Akira; JP
Mandataire :
杉谷 勉 SUGITANI Tsutomu; JP
Données relatives à la priorité :
PCT/JP2014/05200129.01.2014JP
Titre (EN) BONDING METHOD AND BONDING DEVICE USED FOR SAME
(FR) PROCÉDÉ DE LIAISON ET DISPOSITIF DE LIAISON UTILISÉ POUR CE DERNIER
(JA) 接合方法およびそれに用いられる接合装置
Abrégé :
(EN) In this bonding method, auxiliary heating processing in step S3 is performed for a semiconductor chip and a frame, between which a conductive paste comprising nanoparticles of a metal or a metal oxide is interposed. As a result of the auxiliary heating processing, voids in interfaces between a bonding layer, comprising the adhesive, and a semiconductor chip and a frame are removed. Subsequent to the auxiliary heating processing in the step S3, plasma processing in step S4 is performed by intermittently performing plasma irradiation for the semiconductor chip and the frame under reduced pressure. As a result of the plasma processing, gaps that exist within the bonding layer, which comprises the adhesive, become uniform. As a result of the auxiliary heating processing in step S3 and the plasma processing in step S4, voids at the interfaces between the bonding layer and the processed matter are removed, and therefore, bonding capability is increased. In addition, the plasma irradiation is intermittently performed, and therefore, processing temperature for the plasma processing can be suppressed.
(FR) La présente invention concerne un procédé de liaison faisant appel à l'exécution d'une étape S3 de traitement de chauffe auxiliaire d'une puce semi-conductrice et d'un cadre, une pâte conductrice, comprenant des nanoparticules d'un métal ou d'un oxyde de métal, étant interposée entre eux. Consécutivement au traitement de chauffe auxiliaire, des vides dans des interfaces séparant une couche de liaison, comprenant l'adhésif, et une puce semi-conductrice et un cadre sont supprimés. Après l'étape S3 de traitement de chauffe auxiliaire, une étape S4 de traitement au plasma est exécutée par soumission intermittente de la puce semi-conductrice et du cadre à un rayonnement de plasma sous pression réduite. À la suite du traitement au plasma, des espaces existants entre la couche de liaison, qui comprend l'adhésif, deviennent uniformes. Consécutivement à l'étape S3 de traitement de chauffe auxiliaire et à l'étape S4 de traitement au plasma, les vides se trouvant au niveau des interfaces séparant la couche de liaison et la matière traitée sont supprimés et, par conséquent, cela augmente la capacité de liaison. De plus, la soumission à un rayonnement de plasma étant exécutée de manière intermittente, on peut par conséquent supprimer le traitement de la température associé au traitement au plasma.
(JA)  本発明の接合方法では、ステップS3の予備加熱処理は、金属または金属酸化物の微粒子からなる導電性ペーストを介在させた半導体チップおよびフレームに対して予備加熱処理を行う。この予備加熱処理によって、当該接着剤からなる接合層と半導体チップおよびフレームとの界面でのボイドがなくなる。このステップS3の予備加熱処理の後で、ステップS4のプラズマ処理は、減圧下で半導体チップおよびフレームに対してプラズマ照射を断続的に行ってプラズマ処理を行う。このプラズマ処理によって、当該接着剤からなる接合層内に存在する空隙が均一になる。ステップS4の予備加熱処理およびステップS5のプラズマ処理により接合層と被処理物との界面でのボイドがなくなるので接合能力が高くなる。また、プラズマ照射を断続的に行うので、プラズマ処理での処理温度を抑えることができる。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)