WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2015114788) CIRCUIT DE PROTECTION D'ÉLÉMENT À SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2015/114788    N° de la demande internationale :    PCT/JP2014/052197
Date de publication : 06.08.2015 Date de dépôt international : 31.01.2014
CIB :
H03K 17/08 (2006.01), H03K 17/687 (2006.01)
Déposants : HITACHI, LTD. [JP/JP]; 6-6, Marunouchi 1-chome, Chiyoda-ku, Tokyo 1008280 (JP)
Inventeurs : OGAWA Kazutoshi; (JP).
ISHIKAWA Katsumi; (JP).
HATANAKA Ayumu; (JP).
KAGEYAMA Hiroshi; (JP).
MASUDA Toru; (JP)
Mandataire : INOUE Manabu; c/o HITACHI, LTD., 6-1, Marunouchi 1-chome, Chiyoda-ku, Tokyo 1008220 (JP)
Données relatives à la priorité :
Titre (EN) SEMICONDUCTOR ELEMENT PROTECTION CIRCUIT
(FR) CIRCUIT DE PROTECTION D'ÉLÉMENT À SEMI-CONDUCTEUR
(JA) 半導体素子の保護回路
Abrégé : front page image
(EN)For the purpose of accurately detecting a short circuit of a semiconductor element, a delay circuit is connected to an output stage of a comparison circuit that compares a gate voltage and a reference value with each other. Specifically, this semiconductor element protection circuit is characterized in being provided with: a comparison circuit (1), which detects a voltage between a gate terminal and a source terminal of a semiconductor element having the drain terminal, the source terminal, and a gate terminal, and which compares the voltage with a first threshold value; a comparison circuit (2), which detects a voltage between the drain terminal and the source terminal of the semiconductor element, and which compares the voltage with a second threshold value; a delay circuit (1), which delays output signals of the comparison circuit (1); and a short circuit determining circuit, which determines a short circuit of the semiconductor element on the basis of outputs from the delay circuit (1) and the comparison circuit (2).
(FR)Selon la présente invention, dans le but de détecter avec précision un court-circuit d'un élément à semi-conducteur, un circuit à retard est connecté à un étage de sortie d'un circuit de comparaison qui compare l'une à l'autre une tension de grille et une valeur de référence. Plus précisément, ce circuit de protection d'élément à semi-conducteur est caractérisé en ce qu'il est pourvu: d'un circuit de comparaison (1), qui détecte une tension entre une borne grille et une borne source d'un élément à semi-conducteur comprenant une borne déversoir, la borne source et la borne grille, et qui compare la tension à une première valeur seuil; d'un circuit de comparaison (2), qui détecte une tension entre la borne déversoir et la borne source de l'élément à semi-conducteur, et qui compare la tension à une seconde valeur seuil; d'un circuit à retard (7), qui retarde des signaux de sortie du circuit de comparaison (1); d'un circuit de détermination de cour-circuit, qui détermine un court-circuit de l'élément à semi-conducteur sur la base de sorties du circuit à retard (7) et du circuit de comparaison (2).
(JA) 半導体素子の短絡を精度良く検知することを目的として、ゲート電圧と基準値とを比較する比較回路の出力段に遅延回路を接続する。具体的には、本発明の半導体素子の保護回路は、ドレイン端子とソース端子とゲート端子を有する半導体素子のゲート端子とソース端子との間の電圧を検出して第1の閾値と比較する比較回路1と、半導体素子のドレイン端子とソース端子との間の電圧を検出して第2の閾値と比較する比較回路2と、比較回路1の出力信号を遅延させる遅延回路1と、遅延回路1および比較回路2の出力に基づいて半導体素子の短絡を判定する短絡判定回路とを備えることを特徴とする。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)