Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2015114758) DISPOSITIF À SEMI-CONDUCTEURS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2015/114758 N° de la demande internationale : PCT/JP2014/051982
Date de publication : 06.08.2015 Date de dépôt international : 29.01.2014
CIB :
H01L 21/822 (2006.01) ,H01L 27/04 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
77
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun
78
avec une division ultérieure du substrat en plusieurs dispositifs individuels
82
pour produire des dispositifs, p.ex. des circuits intégrés, consistant chacun en une pluralité de composants
822
le substrat étant un semi-conducteur, en utilisant une technologie au silicium
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27
Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02
comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
04
le substrat étant un corps semi-conducteur
Déposants :
ルネサスエレクトロニクス株式会社 RENESAS ELECTRONICS CORPORATION [JP/JP]; 神奈川県川崎市中原区下沼部1753番地 1753, Shimonumabe, Nakahara-ku, Kawasaki-shi, Kanagawa 2118668, JP
Inventeurs :
五十嵐 孝行 IGARASHI, Takayuki; JP
船矢 琢央 FUNAYA, Takuo; JP
Mandataire :
筒井 大和 TSUTSUI, Yamato; 東京都新宿区新宿2丁目3番10号 新宿御苑ビル3階 筒井国際特許事務所 Tsutsui & Associates, 3F, Shinjuku Gyoen Bldg., 3-10, Shinjuku 2-chome, Shinjuku-ku, Tokyo 1600022, JP
Données relatives à la priorité :
Titre (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEURS
(JA) 半導体装置
Abrégé :
(EN) To improve characteristics of a semiconductor device. This semiconductor device has: a coil (CL1) and wiring (M2), which are formed on an interlayer insulating film (IL2); wiring (M3) formed on the interlayer insulating film (IL3); and a coil (CL2) and wiring (M4), which are formed on the interlayer insulating film (IL4). A distance (DM4) between the coil (CL2) and the wiring (M4) is larger than a distance (DM3) between the coil (CL2) and the wiring (M3) (DM4>DM3). Furthermore, the distance (DM3) between the coil (CL2) and the wiring (M3) is equal to or more than a sum of a film thickness of the interlayer insulating film (IL3) positioned between the coil (CL1) and the coil (CL2), and a film thickness of the interlayer insulating film (IL4). Consequently, a withstand voltage of regions, such as a region between the coil (CL2) and the wiring (M4), can be improved, said regions being susceptible to generating a large voltage difference. Furthermore, a seal ring forming region (1C) that surrounds a transformer forming region (1A) and a peripheral circuit forming region (1B) is provided, and moisture resistance is improved.
(FR) La présente invention a pour objectif d'améliorer les caractéristiques d'un dispositif à semi-conducteurs. Le dispositif à semi-conducteurs possède : une bobine (CL1) et un câblage (M2), formés sur un film isolant intercouche (IL2) ; un câblage (M3) formé sur le film isolant intercouche (IL3) ; et une bobine (CL2) et un câblage (M4) qui sont formés sur le film isolant intercouche (IL4). Une distance (DM4) entre la bobine (CL2) et le câblage (M4) est supérieure à une distance (DM3) entre la bobine (CL2) et le câblage (M3) (DM4>DM3). De plus, la distance (DM3) entre la bobine (CL2) et le câblage (M3) est égale ou supérieure à la somme d'une épaisseur de film du film isolant intercouche (IL3) placé entre la bobine (CL1) et la bobine (CL2) et d'une épaisseur de film du film isolant intercouche (IL4). Par conséquent, une tension de tenue de certaines régions, comme une région entre la bobine (CL2) et le câblage (M4), peut être améliorée, ces régions étant susceptibles de produire une grande différence de tension. De plus, l'invention concerne une région (1C) de formation d'anneau d'étanchéité qui entoure une région (1A) de formation de transformateur et une région (1B) de formation de circuit périphérique et la résistance à l'humidité est améliorée.
(JA)  半導体装置の特性を向上させる。半導体装置は、層間絶縁膜IL2上に形成されたコイルCL1および配線M2と、層間絶縁膜IL3上に形成された配線M3と、層間絶縁膜IL4上に形成されたコイルCL2および配線M4とを有する。そして、コイルCL2と配線M4との距離DM4は、コイルCL2と配線M3との距離DM3より大きい(DM4>DM3)。また、コイルCL2と配線M3との距離DM3は、コイルCL1とコイルCL2との間に位置する層間絶縁膜IL3の膜厚と層間絶縁膜IL4の膜厚との和以上である。これにより、高い電圧差が生じやすいコイルCL2と配線M4との間などの絶縁耐圧を向上させることができる。また、トランス形成領域1Aと、周辺回路形成領域1Bとを囲むシールリング形成領域1Cを設け、耐湿性の向上を図る。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)