WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2015112557) PROCÉDÉS ET APPAREILS À CHAÎNES DE CELLULES MÉMOIRE VERTICALES ET CIRCUITS DE PRISE EN CHARGE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2015/112557    N° de la demande internationale :    PCT/US2015/012185
Date de publication : 30.07.2015 Date de dépôt international : 21.01.2015
CIB :
G11C 5/02 (2006.01), G11C 5/04 (2006.01), H01L 27/115 (2006.01)
Déposants : MICRON TECHNOLOGY, INC. [US/US]; 8000 So. Federal Way Boise, Idaho 83716-9632 (US)
Inventeurs : HASEGAWA, Takehiro; (JP).
SAKUI, Koji; (JP)
Mandataire : MADDEN, Robert B.; (US)
Données relatives à la priorité :
14/161,170 22.01.2014 US
Titre (EN) METHODS AND APPARATUSES WITH VERTICAL STRINGS OF MEMORY CELLS AND SUPPORT CIRCUITRY
(FR) PROCÉDÉS ET APPAREILS À CHAÎNES DE CELLULES MÉMOIRE VERTICALES ET CIRCUITS DE PRISE EN CHARGE
Abrégé : front page image
(EN)Apparatuses and methods have been disclosed. One such apparatus includes strings of memory cells formed on a topside of a substrate. Support circuitry is formed on the backside of the substrate and coupled to the strings of memory cells through vertical interconnects in the substrate. The vertical interconnects can be transistors, such as surround substrate transistors and/or surround gate transistors.
(FR)L'invention concerne des appareils et des procédés. Un tel appareil inclut des chaînes de cellules mémoire formées sur une face supérieure d'un substrat. Des circuits de prise en charge sont formés sur la face arrière du substrat et couplés aux chaînes de cellules mémoire au moyen d'interconnexions verticales dans le substrat. Les interconnexions verticales peuvent être des transistors, par exemple des transistors entourant le substrat et/ou des transistors entourant la grille.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)