WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2015111177) DISPOSITIF À SEMI-CONDUCTEUR, MODULE DE PUISSANCE, DISPOSITIF DE CONVERSION DE PUISSANCE ET VÉHICULE DE CHEMIN DE FER
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2015/111177    N° de la demande internationale :    PCT/JP2014/051444
Date de publication : 30.07.2015 Date de dépôt international : 24.01.2014
CIB :
H01L 29/78 (2006.01), H01L 21/336 (2006.01), H01L 29/12 (2006.01)
Déposants : HITACHI, LTD. [JP/JP]; 6-6, Marunouchi 1-chome, Chiyoda-ku, Tokyo 1008280 (JP)
Inventeurs : SHIMIZU, Haruka; (JP).
HISAMOTO, Digh; (JP)
Mandataire : INOUE, Manabu; c/o HITACHI, LTD., 6-1, Marunouchi 1-chome, Chiyoda-ku, Tokyo 1008220 (JP)
Données relatives à la priorité :
Titre (EN) SEMICONDUCTOR DEVICE, POWER MODULE, POWER CONVERSION DEVICE, AND RAILWAY VEHICLE
(FR) DISPOSITIF À SEMI-CONDUCTEUR, MODULE DE PUISSANCE, DISPOSITIF DE CONVERSION DE PUISSANCE ET VÉHICULE DE CHEMIN DE FER
(JA) 半導体装置,パワーモジュール,電力変換装置,および鉄道車両
Abrégé : front page image
(EN)The purpose of the present invention is to provide a technology with which both a desirable saturation current and a desirable channel resistance are achieved, even when silicon carbide is employed in a trench-type MOSFET. Accordingly, the present invention is provided with: a junction FET formed in a drift layer upon a semiconductor substrate; and a trench-type MOSFET which is formed above the junction FET, and which has the source thereof cascode-connected to the gate of the junction FET.
(FR)La présente invention concerne une technologie avec laquelle à la fois un courant de saturation souhaitable et une résistance de canal souhaitable sont atteints, même lorsque du carbure de silicium est employé dans un MOSFET de type tranchée. Par conséquent, la présente invention concerne : un FET à jonction formé dans une couche de dérive sur un substrat semi-conducteur ; et un MOSFET de type tranchée qui est formé au-dessus du FET à jonction et qui présente la source associée connectée à la cascode de la grille du FET à jonction.
(JA) 本発明は,トレンチ型MOSFETに炭化珪素を適用した際にも,望ましい飽和電流とチャネル抵抗を両立させる技術を提供することを目的とする。 本発明では,半導体基板上のドリフト層内に形成されている接合FETと,接合FETの上方に形成されており,接合FETのゲートにソースがカスコード接続されているトレンチ型MOSFETと,を有することで,上述の課題を解決する。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)