WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2015108903) DISPOSITIF MOS À DOUBLE DIFFUSION ET HAUTE TENSION (DMOS) ET PROCÉDÉ DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2015/108903    N° de la demande internationale :    PCT/US2015/011299
Date de publication : 23.07.2015 Date de dépôt international : 14.01.2015
CIB :
H01L 27/115 (2006.01), H01L 29/78 (2006.01), H01L 29/06 (2006.01), H01L 29/08 (2006.01), H01L 29/66 (2006.01)
Déposants : MICROCHIP TECHNOLOGY INCORPORATED [US/US]; 2355 West Chandler Blvd. Chandler, AZ 85224-6199 (US)
Inventeurs : CHEN, Bomy; (US).
DARYANANI, Sonu; (US)
Mandataire : SLAYDEN, Bruce, W.; (US)
Données relatives à la priorité :
14/157,337 16.01.2014 US
Titre (EN) HIGH VOLTAGE DOUBLE-DIFFUSED MOS ( DMOS) DEVICE AND METHOD OF MANUFACTURE
(FR) DISPOSITIF MOS À DOUBLE DIFFUSION ET HAUTE TENSION (DMOS) ET PROCÉDÉ DE FABRICATION
Abrégé : front page image
(EN)A method of forming an integrated DMOS transistor / EEPROM cell includes forming a first mask over a substrate, forming a drift implant in the substrate using the first mask to align the drift implant, simultaneously forming a first floating gate over the drift implant, and a second floating gate spaced apart from the drift implant, forming a second mask covering the second floating gate and covering a portion of the first floating gate, forming a base implant in the substrate using an edge of the first floating gate to self-align the base implant region, and simultaneously forming a first control gate over the first floating gate and a second control gate over the second floating gate. The first floating gate, first control gate, drift implant, and base implant form components of the DMOS transistor, and the second floating gate and second control gate form components of the EEPROM cell.
(FR)Procédé permettant de former un transistor DMOS/une cellule EEPROM intégrés comprenant la formation d'un premier masque au-dessus d'un substrat, la formation d'un implant de dérive dans le substrat au moyen du premier masque pour aligner l'implant de dérive, la formation simultanée d'une première grille flottante au-dessus de l'implant de dérive et d'une seconde grille flottante espacée de l'implant de dérive, la formation d'un second masque recouvrant la seconde grille flottante et recouvrant une partie de la première grille flottante, la formation d'un implant de base dans le substrat à l'aide d'un bord de la première grille flottante pour l'auto-alignement de la zone d'implant de base, et la formation simultanée d'une première grille de commande au-dessus de la première grille flottante et d'une seconde grille de commande au-dessus de la seconde grille flottante. La première grille flottante, la première grille de commande, l'implant de dérive et ll'implant de base forment des composants du transistor DMOS, et la seconde grille flottante et la seconde grille de commande forment des composants de la cellule EEPROM.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)