WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2015108488) PROCÉDÉ DE FORMATION D'UN CIRCUIT INTÉGRÉ ET CIRCUIT INTÉGRÉ ASSOCIÉ
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2015/108488    N° de la demande internationale :    PCT/SG2015/000011
Date de publication : 23.07.2015 Date de dépôt international : 14.01.2015
CIB :
H01L 27/15 (2006.01), G02B 6/12 (2006.01), H01L 27/00 (2006.01), H01L 31/12 (2006.01)
Déposants : MASSACHUSETTS INSTITUTE OF TECHNOLOGY (MIT) [US/US]; 77 Massachusetts Avenue, Cambridge, MA 02139-4307 (US).
NATIONAL UNIVERSITY OF SINGAPORE [SG/SG]; 21 Lower Kent Ridge Road, Singapore 119077 (SG).
NANYANG TECHNOLOGICAL UNIVERSITY [SG/SG]; 50 Nanyang Avenue, Singapore 639798 (SG)
Inventeurs : ZHANG, Wenjia; (CN).
WANG, Bing; (SG).
ZHANG, Li; (SG).
ZHU, Zhaomin; (SG).
MICHEL, Jurgen; (US).
CHUA, Soo-Jin; (SG).
PEH, Li-Shiuan; (SG).
CHIAH, Siau Ben; (SG).
LEE, Eng Kian, Kenneth; (SG)
Mandataire : FOO, Chee Hiong, Ricky; Marks & Clerk Singapore LLP Tanjong Pagar P.O.Box 636 Singapore 910816 (SG)
Données relatives à la priorité :
61/964,776 14.01.2014 US
Titre (EN) METHOD OF FORMING AN INTEGRATED CIRCUIT AND RELATED INTEGRATED CIRCUIT
(FR) PROCÉDÉ DE FORMATION D'UN CIRCUIT INTÉGRÉ ET CIRCUIT INTÉGRÉ ASSOCIÉ
Abrégé : front page image
(EN)A method (100) of forming an integrated circuit is disclosed. The method comprises: (i) forming at least a pair of optoelectronic devices from at least a first wafer material arranged on a semiconductor substrate, the first wafer material different to silicon; (ii) etching the first wafer material to form a first recess to be filled with a second material; (iii) processing (104) the second material to form a waveguide for coupling the pair of optoelectronic devices to define an optical interconnect; and (iv) bonding (106) at least one partially processed CMOS device layer having at least one transistor to the second semiconductor substrate to form the integrated circuit, the partially processed CMOS device layer arranged adjacent to the optical interconnect. An integrated circuit is also disclosed.
(FR)La présente invention concerne un procédé (100) de formation d'un circuit intégré. Le procédé consiste : (i) à former au moins une paire de dispositifs optoélectroniques à partir d'au moins un premier matériau de plaquette disposé sur un substrat semi-conducteur, le premier matériau de plaquette étant différent du silicium; (ii) à effectuer une gravure sur le premier matériau de plaquette afin de former un premier évidement devant être rempli d'un second matériau; (iii) à traiter (104) le second matériau afin de former un guide d'ondes destiné à coupler la paire de dispositifs optoélectroniques pour définir une interconnexion optique; et (iv) à lier (106) au moins une couche de dispositif CMOS partiellement traité possédant au moins un transistor au second substrat semi-conducteur afin de former le circuit intégré, la couche de dispositif CMOS partiellement traité étant disposée au voisinage de l'interconnexion optique. L'invention concerne également un circuit intégré.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)