WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2015107742) DISPOSITIF À SEMI-CONDUCTEURS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2015/107742    N° de la demande internationale :    PCT/JP2014/078711
Date de publication : 23.07.2015 Date de dépôt international : 29.10.2014
CIB :
H01L 29/78 (2006.01), H01L 27/04 (2006.01)
Déposants : FUJI ELECTRIC CO., LTD. [JP/JP]; 1-1, Tanabeshinden, Kawasaki-ku, Kawasaki-shi, Kanagawa 2109530 (JP)
Inventeurs : SHIMATOU, Takayuki; (JP)
Mandataire : SAKAI, Akinori; (JP)
Données relatives à la priorité :
2014-005880 16.01.2014 JP
Titre (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEURS
(JA) 半導体装置
Abrégé : front page image
(EN)On the front surface of a super junction semiconductor substrate (1), a gate pad electrode (15) and a source electrode (14) are disposed by being spaced apart from each other. An MOS gate structure configured from an n source region (6), p channel region (5), p contact region (9), gate oxide film, and polysilicon gate electrode is formed directly below the source electrode (14). A p well region (16) is formed directly below the gate pad electrode (15). The p channel region (5) is connected to the p well region (16) via an extended area (5a). A voltage drop generated due to a reverse recovery current that has been generated in a reverse recovery process of a body diode (21) can be reduced by having the width of the p well region (16) wider than that of the p channel region (5). Consequently, breakage of a gate insulating film portion directly below the center of the gate pad electrode (15) can be eliminated, thereby eliminating breakage of a semiconductor device.
(FR)Sur la surface avant d’un substrat à semi-conducteurs à superjonction (1), une pastille d’électrode de grille (15) et une électrode de source (14) sont disposées en étant espacées l’une de l’autre. Une structure de grille MOS, conçue à partir d’une région source n (6), d’une région de canal p (5), d’une région de contact p (9), d'un film d’oxyde de grille et d'une électrode de grille de polysilicium, est formée directement sous la l’électrode de grille (14). Une région de puits p (16) est formée directement sous la pastille d’électrode de grille (15). La région de canal p (5) est raccordée à la région de puits p (16) par une zone étendue (5a). Il est possible de réduire une chute de tension due à un courant de recouvrement inverse qui a été généré dans un processus de recouvrement inverse d’une diode de substrat (21) en augmentant la largeur de la région de puits p (16) par rapport à celle de la région de canal p (5). En conséquence, il est possible d’éliminer la cassure d’une portion de film isolant de grille directement sous le centre de la pastille d'électrode de grille (15), et donc d'éliminer la cassure d’un dispositif à semi-conducteurs.
(JA) 超接合半導体基板(1)のおもて面に、互いに離してゲートパッド電極(15)およびソース電極(14)が配置される。ソース電極(14)の直下には、nソース領域(6)、pチャネル領域(5)、pコンタクト領域(9)、ゲート酸化膜およびポリシリコンゲート電極からなるMOSゲート構造が形成される。ゲートパッド電極(15)直下にはpウェル領域(16)が形成される。pチャネル領域(5)は、延伸箇所(5a)を介してpウェル領域(16)に連結される。pウェル領域(16)の幅をpチャネル領域(5)の幅より広くすることで、ボディダイオード(21)の逆回復過程で発生する逆回復電流によって生じる電圧降下を低減させることができる。これにより、ゲート絶縁膜の、ゲートパッド電極(15)中央直下の部分の破壊を防止し、半導体装置の破壊を防止することができる。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)