WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2015104914) DISPOSITIF À SEMI-CONDUCTEUR ET DISPOSITIF DE CONVERSION DE PUISSANCE L'UTILISANT
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2015/104914    N° de la demande internationale :    PCT/JP2014/081491
Date de publication : 16.07.2015 Date de dépôt international : 28.11.2014
CIB :
H02M 7/48 (2007.01), H01L 23/48 (2006.01), H01L 25/07 (2006.01), H01L 25/18 (2006.01)
Déposants : HITACHI AUTOMOTIVE SYSTEMS, LTD. [JP/JP]; 2520, Takaba, Hitachinaka-shi, Ibaraki 3128503 (JP)
Inventeurs : FUJINO Shinichi; (JP).
KUME Takashi; (JP)
Mandataire : INOUE Manabu; (JP)
Données relatives à la priorité :
2014-002080 09.01.2014 JP
Titre (EN) SEMICONDUCTOR DEVICE AND POWER CONVERSION DEVICE USING SAME
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET DISPOSITIF DE CONVERSION DE PUISSANCE L'UTILISANT
(JA) 半導体装置並びにそれを用いた電力変換装置
Abrégé : front page image
(EN)The purpose of the present invention is to minimize increases in chip temperature that accompany increases in the output power of a power conversion device, and to decrease the size of a power conversion device. This semiconductor device is a power semiconductor device provided with: a first power semiconductor element (1a) that constitutes an upper arm of an inverter circuit; a second power semiconductor element (1c) that constitutes a lower arm of the inverter circuit; a first lead frame (3) that transmits power to the first power semiconductor element (1a); a second lead frame (4) that transmits power to the second power semiconductor element (1c); a first gate lead frame (5) that transmits a control signal to the first power semiconductor element (1a); and a sealing member that seals the first power semiconductor element (1a), the second power semiconductor element (1c), the first lead frame (3), the second lead frame (4), and the first gate lead frame (5). The sealing member has a through hole formed therein. One part of the first gate lead frame and one part of the second lead frame (4) are exposed on the inner peripheral surface of the through hole.
(FR)L'objet de la présente invention est de réduire à un minimum des augmentations de température de puce qui accompagnent des augmentations de la puissance de sortie d'un dispositif de conversion de puissance, et de diminuer la taille d'un dispositif de conversion de puissance. Le présent dispositif à semi-conducteur est un dispositif à semi-conducteur de puissance pourvu : d'un premier élément semi-conducteur de puissance (1a) qui constitue un bras supérieur d'un circuit onduleur ; d'un second élément semi-conducteur de puissance (1c) qui constitue un bras inférieur du circuit onduleur ; d'une première grille de connexion (3) qui transmet la puissance au premier élément semi-conducteur de puissance (1a) ; d'une seconde grille de connexion (4) qui transmet la puissance au second élément semi-conducteur de puissance (1c) ; d'une première grille de connexion de grille (5) qui transmet un signal de commande au premier élément semi-conducteur de puissance (1a) ; et d'un élément de scellement qui scelle le premier élément semi-conducteur de puissance (1a), le second élément semi-conducteur de puissance (1c), la première grille de connexion (3), la seconde grille de connexion (4) et la première grille de connexion de grille (5). L'élément de scellement comporte un trou traversant formé en son sein. Une partie de la première grille de connexion de grille et une partie de la seconde grille de connexion (4) sont exposées sur la surface périphérique intérieure du trou traversant.
(JA) 電力変換装置の大出力化にともなうチップ温度上昇の抑制と、電力変換装置の小型化である。インバータ回路の上アームを構成する第1パワー半導体素子1aと、インバータ回路の下アームを構成する第2パワー半導体素子1cと、第1パワー半導体素子1aに電力を伝達する第1リードフレーム3と、第2パワー半導体素子1cに電力を伝達する第2リードフレーム4と、第1パワー半導体素子1aに制御信号を伝達する第1ゲートリードフレーム5と、第1パワー半導体素子1aと、第2パワー半導体素子1cと、第1リードフレーム3と、第2リードフレーム4と、第1ゲートリードフレーム5と、を封止する封止部材と、を備え、前記封止部材は、貫通孔が形成され、前記貫通孔の内周面には、第1ゲートリードフレームの一部が露出するとともに、第2リードフレーム4の一部が露出するパワー半導体装置。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)