WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2015099918) ENTRÉE/SORTIE (E/S) À COURTE PORTÉE À HAUTE VITESSE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2015/099918    N° de la demande internationale :    PCT/US2014/066838
Date de publication : 02.07.2015 Date de dépôt international : 21.11.2014
CIB :
H03K 19/0175 (2006.01), G11C 7/10 (2006.01)
Déposants : INTEL CORPORATION [US/US]; 2200 Mission College Boulevard M/S: RNB-4-150 Santa Clara, California 95054 (US)
Inventeurs : WU, Zuoguo; (US)
Mandataire : MALLIE, Michael J.; (US)
Données relatives à la priorité :
14/142,595 27.12.2013 US
Titre (EN) HIGH SPEED SHORT REACH INPUT/OUTPUT (I/O)
(FR) ENTRÉE/SORTIE (E/S) À COURTE PORTÉE À HAUTE VITESSE
Abrégé : front page image
(EN)Described is an apparatus which comprises: a plurality of transmitter circuits on a first die; a plurality of receiver circuits on a second die; a plurality of data transmission lines communicatively coupling the first die to the second die for the plurality of transmitter circuits to transmit data bits in parallel to the plurality of receiver circuits; a termination circuit comprising a shared capacitor and a plurality of resistors, each corresponding to one of the plurality of conductive lines and each coupled to the shared capacitor; and a parallel coding block to code data transmitted by the plurality of transmitter circuits via the plurality of data transmission lines according to a direct current (DC) balanced code.
(FR)L’invention porte sur un appareil qui comprend : une pluralité de circuits d’émetteur sur une première puce ; une pluralité de circuits de récepteur sur une seconde puce ; une pluralité de lignes de transmission de données couplant de manière communicative la première puce à la seconde puce pour que la pluralité de circuits d’émetteur émettent des bits de données en parallèle à la pluralité de circuits de récepteur ; un circuit de terminaison comprenant un condensateur partagé et une pluralité de résistances, chacune correspondant à l’une de la pluralité de lignes conductrices et chacune étant couplée au condensateur partagé ; et un bloc de codage parallèle pour coder des données émises par la pluralité de circuits d’émetteur par l’intermédiaire de la pluralité de lignes de transmission de données selon un code équilibré à courant continu (CC).
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)