WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2015099686) POCHE HÉTÉROGÈNE POUR DES TRANSISTORS À EFFET DE CHAMP PAR EFFET TUNNEL (TFET)
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2015/099686    N° de la demande internationale :    PCT/US2013/077604
Date de publication : 02.07.2015 Date de dépôt international : 23.12.2013
CIB :
H01L 29/78 (2006.01), H01L 21/336 (2006.01)
Déposants : INTEL CORPORATION [US/US]; 2200 Mission College Boulevard MS: RNB-4-150 Santa Clara, California 95052 (US)
Inventeurs : AVCI, Uygar E.; (US).
KOTLYAR, Roza; (US).
DEWEY, Gilbert; (US).
CHU-KUNG, Benjamin; (US).
YOUNG, Ian A.; (US)
Mandataire : HIPONIA, Eric S.; Blakely, Sokoloff, Taylor & Zafman LLP 1279 Oakmead Parkway Sunnyvale, California 94085-4040 (US)
Données relatives à la priorité :
Titre (EN) HETEROGENEOUS POCKET FOR TUNNELING FIELD EFFECT TRANSISTORS (TFETS)
(FR) POCHE HÉTÉROGÈNE POUR DES TRANSISTORS À EFFET DE CHAMP PAR EFFET TUNNEL (TFET)
Abrégé : front page image
(EN)Embodiments of the disclosure described herein comprise a tunneling field effect transistor (TFET) having a drain region, a source region having a conductivity type opposite of the drain region, a channel region disposed between the source region and the drain region, a gate disposed over the channel region, and a heterogeneous pocket disposed near a junction of the source region and the channel region. The heterogeneous pocket comprises a semiconductor material different than the channel region, and comprises a tunneling barrier less than the bandgap in the channel region and forming a quantum well in the channel region to increase a current through the TFET transistor when a voltage applied to the gate is above a threshold voltage.
(FR)L'invention concerne, dans des modes de réalisation, un transistor à effet de champ par effet tunnel (TFET pour Tunneling Field Effect Transistor) qui comporte une région de drain, une région de source présentant un type de conductivité opposé à celui de la région de drain, une région de canal disposée entre la région de source et la région de drain, une grille disposée sur la région de canal et une poche hétérogène disposée près d'une jonction de la région de source et de la région de canal. La poche hétérogène comprend un matériau semi-conducteur différent de celui de la région de canal et comprend une barrière tunnel inférieure à la bande interdite dans la région de canal et formant un puits quantique dans la région de canal pour augmenter un courant à travers le transistor TFET lorsqu'une tension appliquée à la grille est supérieure à une tension de seuil.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)