WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2015098601) PROCÉDÉ DE FABRICATION POUR CARTE DE CIRCUITS IMPRIMÉS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2015/098601    N° de la demande internationale :    PCT/JP2014/083176
Date de publication : 02.07.2015 Date de dépôt international : 15.12.2014
CIB :
H05K 3/42 (2006.01), H05K 3/18 (2006.01)
Déposants : AJINOMOTO CO., INC. [JP/JP]; 15-1, Kyobashi 1-chome, Chuo-ku, Tokyo 1048315 (JP)
Inventeurs : NAKAMURA, Shigeo; (JP).
TATSUMI, Shiro; (JP).
TAKEUCHI, Koji; (JP)
Mandataire : SAKAI, Hiroaki; (JP)
Données relatives à la priorité :
2013-272771 27.12.2013 JP
2014-027636 17.02.2014 JP
Titre (EN) MANUFACTURING METHOD FOR CIRCUIT BOARD
(FR) PROCÉDÉ DE FABRICATION POUR CARTE DE CIRCUITS IMPRIMÉS
(JA) 配線板の製造方法
Abrégé : front page image
(EN)Provided is a manufacturing method for a circuit board which can achieve finer pitch wiring, and which can cause an electrical connection by way of a hole portion provided on an insulating layer to be more reliable. A manufacturing method for a circuit board (10) includes steps of: (A) preparing a structure which is provided with an insulating layer (20), comprising a first main surface (20a) and a second main surface (20b) facing the first main surface, and molecular bonding layers (30) which are provided on only the first main surface or on both the first main surface and the second main surface; (B) forming metal layers (42) which bond with the molecular bonding layers; (C) performing laser irradiation so as to form a hole portion (26) extending through the metal layers, the molecular bonding layers, and the insulating layer; (D) performing desmearing processing on the hole portion; (E) forming conducting layers (44); and (F) forming wiring layers (40).
(FR)L'invention porte sur un procédé de fabrication pour une carte de circuits imprimés qui peut obtenir un câblage à pas plus fin, et qui peut amener une connexion électrique à être plus fiable, au moyen d'une partie de trou disposée sur une couche d'isolation. Le procédé de fabrication pour une carte de circuits imprimés (10) comprend les étapes suivantes : (A) la préparation d'une structure qui comporte une couche d'isolation (20), comprenant une première surface principale (20a) et une seconde surface principale (20b) tournée vers la première surface principale, et des couches de liaison moléculaire (30) qui sont disposées sur seulement la première surface principale ou sur la première surface principale et la seconde surface principale; (B) la formation de couches métalliques (42) qui se lient aux couches de liaison moléculaire; (C) la réalisation d'un rayonnement laser afin de former une partie de trou (26) s'étendant à travers les couches métalliques, les couches de liaison moléculaire et la couche d'isolation; (D) la réalisation d'un traitement de débarbouillage sur la partie de trou; (E) la formation de couches conductrices (44); et (F) la formation de couches de câblage (40).
(JA) 微細配線化を実現することができ、かつ絶縁層に設けられた孔部による電気的な接続をより確実にすることができる配線板の製造方法。工程(A)第1主表面(20a)及び第1主表面と対向する第2主表面(20b)を有している絶縁層(20)、第1主表面のみ又は第1主表面及び第2主表面の両方に設けられている分子接合層(30)を備える構造体を用意する工程と、工程(B)分子接合層に接合する金属層(42)を形成する工程と、工程(C)レーザー照射を行って、金属層、分子接合層、及び絶縁層を貫通する孔部(26)を形成する工程と、工程(D)孔部に対してデスミア処理を行う工程と、工程(E)導体層(44)を形成する工程と、工程(F)配線層(40)を形成する工程とを含む、配線板(10)の製造方法。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)