WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2015098377) DISPOSITIF SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2015/098377    N° de la demande internationale :    PCT/JP2014/080677
Date de publication : 02.07.2015 Date de dépôt international : 19.11.2014
CIB :
H01L 29/78 (2006.01), H01L 21/263 (2006.01), H01L 21/28 (2006.01), H01L 21/322 (2006.01), H01L 21/324 (2006.01), H01L 21/336 (2006.01), H01L 27/04 (2006.01), H01L 29/739 (2006.01)
Déposants : TOYOTA JIDOSHA KABUSHIKI KAISHA [JP/JP]; 1, Toyota-cho, Toyota-shi, Aichi 4718571 (JP)
Inventeurs : IWASAKI Shinya; (JP).
KAMEYAMA Satoru; (JP)
Mandataire : KAI-U PATENT LAW FIRM; NAGOYA LUCENT TOWER 9F, 6-1, Ushijima-cho,Nishi-ku, Nagoya-shi, Aichi 4516009 (JP)
Données relatives à la priorité :
2013-271726 27.12.2013 JP
2014-161668 07.08.2014 JP
Titre (EN) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME
(FR) DISPOSITIF SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体装置とその製造方法
Abrégé : front page image
(EN)According to the present invention, an IGBT region is provided with: a collector layer; a first drift layer; a first body layer; an emitter layer; and a trench gate which penetrates through the first body layer from the surface side of a semiconductor substrate and reaches the first drift layer. A diode region is provided with: a cathode layer; a second drift layer; and a second body layer. A lifetime control region containing a peak of the crystal defect density is formed in the first drift layer and the second drift layer positioned between the surfaces of the first drift layer and the second drift layer and the depth of the lower end of the trench gate. A silicon nitride film layer is additionally provided above the trench gate on the surface side of the semiconductor substrate.
(FR)La présente invention concerne une région de transistor bipolaire à grille isolée (IGBT) qui comporte : une couche de collecteur ; une première couche de migration ; une première couche de corps ; une couche d'émetteur ; et une grille en tranchée qui pénètre à travers la première couche de corps depuis le côté de surface d'un substrat semi-conducteur et atteint la première couche de migration. Une région de diode comporte : une couche de cathode ; une seconde couche de migration ; et une seconde couche de corps. Une région de régulation de durée de vie, contenant un pic de la densité de défauts cristallins, est formée dans la première couche de migration et la seconde couche de migration, positionnée entre les surfaces de la première couche de migration et de la seconde couche de migration et la profondeur de l'extrémité inférieure de la grille en tranchée. Une couche de film de nitrure de silicium est en outre ménagée au-dessus de la grille en tranchée sur le côté de surface du substrat semi-conducteur.
(JA) IGBT領域は、コレクタ層と、第1ドリフト層と、第1ボディ層と、エミッタ層と、半導体基板の表面側から第1ボディ層を貫通して第1ドリフト層に達するトレンチゲートとを備えている。ダイオード領域は、カソード層と、第2ドリフト層と、第2ボディ層とを備えている。トレンチゲートの下端の深さと、第1ドリフト層および第2ドリフト層の表面の間に位置する第1ドリフト層および第2ドリフト層に、結晶欠陥密度のピークを含むライフタイム制御領域が形成されている。半導体基板の表面側のトレンチゲートの上方に、シリコン窒化膜層がさらに設けられている。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)