WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2015097982) DISPOSITIF SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2015/097982    N° de la demande internationale :    PCT/JP2014/005879
Date de publication : 02.07.2015 Date de dépôt international : 25.11.2014
CIB :
H01L 21/52 (2006.01)
Déposants : PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP)
Inventeurs : INOUE, Daisuke; .
ARAKI, Masanao; .
FUJII, Toshio;
Mandataire : TOKUDA, Yoshiaki; (JP)
Données relatives à la priorité :
2013-269300 26.12.2013 JP
Titre (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF SEMI-CONDUCTEUR
(JA) 半導体装置
Abrégé : front page image
(EN) To provide a semiconductor device provided with a structure capable of reducing stress on a semiconductor substrate or reducing separation at the joining interface. A semiconductor device (100) is provided with a base (2), a metal layer (3) disposed on the base (2), a substantially rectangular semiconductor substrate (1) disposed on the metal layer (3), and a sealing resin (4) for sealing the base (2), the metal layer (3), and the semiconductor substrate (1). Support parts (8) are disposed between the base (2) and the semiconductor substrate (1) and immediately below the corner parts of the semiconductor substrate (1). The adhesive strength between the support parts (8) and the sealing resin (4) is greater than the adhesive strength between the metal layer (3) and the sealing resin (4).
(FR) L'invention concerne un dispositif semi-conducteur comportant une structure pouvant réduire la contrainte sur un substrat semi-conducteur ou réduire la séparation à l'interface de jonction. Le dispositif semi-conducteur (100) comporte une base (2), une couche de métal (3) disposée sur la base (2), un substrat semi-conducteur (1) sensiblement rectangulaire disposé sur la couche de métal (3), et une résine d'étanchéité (4) assurant l'étanchéité de la base (2), de la couche de métal (3), et du substrat semi-conducteur (1). Des parties de support (8) sont disposées entre la base (2) et le substrat semi-conducteur (1) et immédiatement en dessous des parties de coins du substrat semi-conducteur (1). La force adhésive entre les parties de support (8) et la résine d'étanchéité (4) est supérieure à la force adhésive entre la couche de métal (3) et la résine d'étanchéité (4).
(JA) 半導体基板への応力を低減し、又は接合界面での剥離を低減できる構造を備えた半導体装置を提供する。半導体装置(100)は、基台(2)と、基台(2)上に配置された金属層(3)と、金属層(3)上に配置された略矩形の半導体基板(1)と、基台(2)と金属層(3)と半導体基板(1)とを封止する封止樹脂(4)とを備え、基台(2)と半導体基板(1)との間で、かつ半導体基板(1)の角部の直下には支持部(8)が配置され、支持部(8)と封止樹脂(4)との密着力は、金属層(3)と封止樹脂(4)との密着力よりも強い。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)