WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2015096721) CIRCUIT D'ATTAQUE DE BALAYAGE ET DISPOSITIF D'AFFICHAGE ÉLECTROLUMINESCENT ORGANIQUE L'UTILISANT
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2015/096721    N° de la demande internationale :    PCT/CN2014/094751
Date de publication : 02.07.2015 Date de dépôt international : 24.12.2014
CIB :
G09G 3/32 (2006.01)
Déposants : KUNSHAN NEW FLAT PANEL DISPLAY TECHNOLOGY CENTER CO., LTD. [CN/CN]; No.320, Fu Chun River Road, Photoelectric Industrial Park, Development Zone Kunshan, Jiangsu 215300 (CN).
KUNSHAN GO-VISIONOX OPTO-ELECTRONICS CO., LTD. [--/CN]; Building 4, No.1, Longteng Road, Development Zone Kunshan, Jiangsu 215300 (CN)
Inventeurs : HU, Siming; (CN).
ZHU, Hui; (CN).
HUANG, Xiuqi; (CN).
GAO, Xiaoyu; (CN)
Mandataire : BEIJING HUIZE INTELLECTUAL PROPERTY LAW LLC; ZHANG, Jin A18, Horizon International Tower No.6, Zhichun Road, Haidian District Beijing 100088 (CN)
Données relatives à la priorité :
201310725080.2 25.12.2013 CN
Titre (EN) SCAN DRIVER AND ORGANIC LIGHT-EMITTING DISPLAY USING SAME
(FR) CIRCUIT D'ATTAQUE DE BALAYAGE ET DISPOSITIF D'AFFICHAGE ÉLECTROLUMINESCENT ORGANIQUE L'UTILISANT
(ZH) 扫描驱动器及使用该扫描驱动器的有机发光显示器
Abrégé : front page image
(EN)A scan driver and an organic light-emitting display using same, said scan driver comprising: a plurality of cascading structures receiving signals from a first timing clock line (CK1) and a second timing clock line (CK2) having opposite phases, said cascading structures successively generating output signals, and each such cascading structure comprising: a first transistor (M1) connected to an initial signal line (IN) or to the scan output line (S1, S2,...) of the previous cascading structure; a second transistor (M2) connected to the second timing clock line (CK2) and to a scan output line (S1, S2,...); a third transistor (M3) connected to a high-power power supply VGH; a fourth transistor (M4) connected to a low-power power supply VGL and to the output terminal of the third transistor (M3); a fifth transistor (M5) connected to the high-power power supply VGH and to scan output lines (S1, S2,...); a first capacitor (C1) connected between the output terminal of the first transistor (M1) and the scan output lines (S1, S2,...). The addition of a first capacitor (C1) connected between the output terminal of the first transistor (M1) and the scan output lines (S1, S2,...) blocks slight conductivity of the second transistor (M2), thus reducing reverse current flow in the scan driver and reducing power consumption.
(FR)L'invention concerne un circuit d'attaque de balayage et un dispositif d'affichage électroluminescent organique l'utilisant, ledit circuit d'attaque de balayage comprenant: une pluralité de structures en cascade recevant des signaux d'une première ligne d'horloge de cadencement (CK1) et d'une seconde ligne d'horloge de cadencement (CK2) ayant des phases opposées, lesdites structures en cascade générant successivement des signaux de sortie, et chacune desdites structures en cascade comprenant: un premier transistor (M1) connecté à une ligne de signal initiale (IN) ou à la ligne de sortie de balayage (S1, S2,...) de la structure en cascade précédente; un deuxième transistor (M2) connecté à la seconde ligne d'horloge de cadencement (CK2) et à une ligne de sortie de balayage (S1, S2,...); un troisième transistor (M3) connecté à un potentiel haut d'alimentation VHG; un quatrième transistor (M4) connecté à un potentiel bas d'alimentation VGL et à la borne de sortie du troisième transistor (M3); un cinquième transistor (M5) connecté au potentiel haut d'alimentation VGH et à des lignes de sortie de balayage (S1, S2,...); et un premier condensateur (C1) connecté entre la borne de sortie du premier transistor (M1) et les lignes de sortie de balayage (S1, S2,...). L'ajout d'un premier condensateur (C1) connecté entre la borne de sortie du premier transistor (M1) et les lignes de sortie de balayage (S1, S2,...) bloque une légère conductivité du deuxième transistor (M2), réduisant ainsi un courant inverse dans le circuit d'attaque de balayage et réduisant la consommation d'énergie.
(ZH)一种扫描驱动器及使用该扫描驱动器的有机发光显示器,该扫描驱动器包括:多个接收具有相反相位的第一时序时钟线(CK1)的信号和第二时序时钟线(CK2)的信号的级联结构,级联结构依次产生输出信号,其中每个级联结构包括:与起始信号线(IN)或前一级联结构的扫描输出线(S1,S2…)相连的第一晶体管(M1);与第二时序时钟线(CK2)及扫描输出线(S1,S2…)相连的第二晶体管(M2);与电源高电平VGH相连的第三晶体管(M3);与电源低电平VGL及第三晶体管(M3)的输出端相连的第四晶体管(M4);与电源高电平VGH及扫描输出线(S1,S2…)相连的第五晶体管(M5);连接于第一晶体管(M1)输出端和扫描输出线(S1,S2…)之间的第一电容器(C1)。通过在M1的输出端及扫描输出线(S1,S2…)之间增加第一电容器(C1),阻止了第二晶体管(M2)微导通,从而减少了扫描驱动器的反向电流,减小功耗。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)