WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2015096061) PROCÉDÉ D'ESSAI DE TEMPÉRATURE DE JONCTION DE DISPOSITIF À SEMI-CONDUCTEURS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2015/096061    N° de la demande internationale :    PCT/CN2013/090423
Date de publication : 02.07.2015 Date de dépôt international : 25.12.2013
CIB :
G01K 7/01 (2006.01)
Déposants : INSTITUTE OF MICROELECTRONICS, CHINESE ACADEMY OF SCIENCES. [CN/CN]; No. 3, Beitucheng West Road Chaoyang District Beijing 100029 (CN)
Inventeurs : ZHU, Yangjun; (CN).
DONG, Shaohua; (CN).
WANG, Renqing; (CN).
LU, Jiang; (CN).
LU, Shuojin; (CN)
Mandataire : UNITALEN ATTORNEYS AT LAW; 7th Floor, Scitech Place No. 22, Jian Guo Men Wai Ave. Chaoyang District, Beijing 100004 (CN)
Données relatives à la priorité :
Titre (EN) METHOD FOR TESTING JUNCTION TEMPERATURE OF SEMICONDUCTOR DEVICE
(FR) PROCÉDÉ D'ESSAI DE TEMPÉRATURE DE JONCTION DE DISPOSITIF À SEMI-CONDUCTEURS
(ZH) 一种半导体器件的结温测试方法
Abrégé : front page image
(EN)A method for testing the junction temperature of a semiconductor device comprises: collecting beforehand the current-voltage curves of the semiconductor device to be tested at different junction temperatures to obtain a current-voltage-junction temperature curve family of the semiconductor device to be tested; applying a test current I to the semiconductor device to be tested to obtain voltages Vi under different test currents Ii; setting the effective area of the semiconductor device to be tested as AE, and on the basis of the test currents and measured voltages of the semiconductor device to be tested, employing the current-voltage-junction temperature curve family to obtain the junction temperatures Tj of the semiconductor device to be tested corresponding to Ii/AEj-Vi under different AEj; selecting the Tj value with the minimal fluctuation from the various groups of Tj values, and taking the effective area AEj corresponding to the Tj value as the effective area AE of the semiconductor device to be tested; and obtaining the junction temperature of the semiconductor device to be tested according to the junction temperatures under the effective area AE. Thus, the precision of the reliability analysis of the semiconductor device to be tested is raised, and the error rate of erroneous judgment or missing judgment is reduced.
(FR)La présente invention porte sur un procédé d'essai de température de jonction de dispositif à semi-conducteurs, qui comprend : la collecte préalable des courbes de courant-tension du dispositif à semi-conducteurs à tester à différentes températures de jonction pour obtenir une famille de courbe de courant-tension-température de jonction du dispositif à semi-conducteurs à tester; l'application d'un courant I d'essai au dispositif à semi-conducteurs à tester pour obtenir des tensions Vi sous différent courants Ii d'essai; le réglage de la surface efficace du dispositif à semi-conducteurs à tester en tant que AE, et sur la base des courants essai et des tensions mesurées du dispositif à semi-conducteurs à tester, l'emploi de la famille de courbe de courant-tension-température de jonction pour obtenir les températures Tj de jonction du dispositif à semi-conducteurs à tester correspondant à Ii/AEj-Vi sous différentes AEj; la sélection de la valeur Tj ayant la fluctuation minimale à partir des différents groupes de valeurs Tj, et la prise de la surface AEj efficace correspondant à la valeur Tj en tant que surface AE efficace du dispositif à semi-conducteurs à tester; et l'obtention de la température de jonction du dispositif à semi-conducteurs à tester selon les températures de jonction sous la surface efficace AE. Ainsi, la précision de l'analyse de fiabilité du dispositif à semi-conducteurs à tester est relevée, et le taux d'erreur de jugement erroné ou de jugement manquant est réduit.
(ZH)一种半导体器件的结温测试方法,包括:预先采集不同结温下,待测半导体器件的电流-电压曲线,获得其电流-电压-结温曲线簇;给待测半导体器件通以测试电流I,获得不同测试电流Ii下的电压Vi;设待测半导体器件的有效面积为AE,根据待测半导体器件的测试电流和测得电压,利用所述电流-电压-结温曲线簇,获得不同AEj下,Ii/AEj-Vi所对应的待测半导体器件的结温Tji;从各组Tj值中选取浮动最小的Tj值,并将Tj值所对应的有效面积AEj记为待测半导体器件的有效面积AE;根据该有效面积AE下各结温,得到待测半导体器件的结温,从而提高了待测半导体器件可靠性分析的精度,降低了误判或漏判的错误率。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)