WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014171076) DISPOSITIF À SEMI-CONDUCTEUR COMPOSÉ, SON PROCÉDÉ DE FABRICATION ET DISPOSITIF À SEMI-CONDUCTEUR SCELLÉ À LA RÉSINE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/171076    N° de la demande internationale :    PCT/JP2014/001691
Date de publication : 23.10.2014 Date de dépôt international : 25.03.2014
CIB :
H01L 21/301 (2006.01), B23K 26/36 (2014.01)
Déposants : PANASONIC INTELLECTUAL PROPERTY MANAGEMENT CO., LTD. [JP/JP]; 1-61, Shiromi 2-chome, Chuo-ku, Osaka-shi, Osaka 5406207 (JP)
Inventeurs : MIZUHARA, Hideki; .
MATSUSHIMA, Yoshihiro; .
OOHASHI, Shinichi;
Mandataire : FUJII, Kentaro; c/o Panasonic Intellectual Property Management Co., Ltd., 1-61, Shiromi 2-chome, Chuo-ku, Osaka-shi, Osaka 5406207 (JP)
Données relatives à la priorité :
2013-086339 17.04.2013 JP
Titre (EN) COMPOUND SEMICONDUCTOR DEVICE, METHOD FOR MANUFACTURING SAME, AND RESIN-SEALED SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR COMPOSÉ, SON PROCÉDÉ DE FABRICATION ET DISPOSITIF À SEMI-CONDUCTEUR SCELLÉ À LA RÉSINE
(JA) 化合物半導体装置およびその製造方法ならびに樹脂封止型半導体装置
Abrégé : front page image
(EN)The purpose of the present invention is to suppress generation of failures or reliability problems of a semiconductor element having an epitaxially grown compound semiconductor layer on a silicon substrate, said failures or reliability problems being generated due to an element end portion generated when dividing the silicon substrate into semiconductor devices by means of dicing. In the present invention, an epitaxially grown compound semiconductor layer is formed on a silicon substrate with a buffer layer therebetween, said buffer layer being formed of aluminum nitride. A scribe lane is provided on an outer circumferential portion of a semiconductor device such that the scribe line surrounds a semiconductor element region. Along the scribe lane, the aluminum nitride layer is covered with a film that protects the aluminum nitride layer from moisture and water.
(FR)Le but de la présente invention est de supprimer la génération de défaillances ou de problèmes de fiabilité d'un élément à semi-conducteur comprenant une couche de semi-conducteur composé obtenue par croissance épitaxiale sur un substrat en silicium, lesdites défaillances ou lesdits problèmes de fiabilité étant générés en raison d'une partie d'extrémité d'élément générée lors de la division du substrat en silicium en dispositifs à semi-conducteur au moyen d'un découpage en dés. Dans la présente invention, une couche de semi-conducteur composé obtenue par croissance épitaxiale est formée sur un substrat en silicium avec une couche tampon entre eux, ladite couche tampon étant faite de nitrure d'aluminium. Un chemin de découpe est placé sur une partie circonférentielle extérieure d'un dispositif à semi-conducteur de manière que le chemin de découpe entoure une région d'élément à semi-conducteur. Le long du chemin de découpe, la couche de nitrure d'aluminium est couverte d'un film qui protège la couche de nitrure d'aluminium contre l'humidité et l'eau.
(JA) シリコン基板上にエピタキシャル成長した化合物半導体層を有する半導体素子において、ダイシングで半導体装置に分割するときに発生する素子端部を起因とする不良あるいは信頼性の問題が生じるのを抑制することを目的とする。シリコン基板上に窒化アルミニウムからなるバッファ層を介してエピタキシャル成長された化合物半導体層が形成されている。半導体装置の外周部に、半導体素子領域を取り囲むようにスクライブレーンが存在している。スクライブレーンに沿って、窒化アルミニウム層を湿気や水分から保護する皮膜で覆っている。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)