WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014171048) DISPOSITIF À SEMI-CONDUCTEUR AU CARBURE DE SILICIUM ET SON PROCÉDÉ DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/171048    N° de la demande internationale :    PCT/JP2014/000504
Date de publication : 23.10.2014 Date de dépôt international : 31.01.2014
CIB :
H01L 29/78 (2006.01), H01L 21/336 (2006.01), H01L 29/12 (2006.01)
Déposants : PANASONIC INTELLECTUAL PROPERTY MANAGEMENT CO., LTD. [JP/JP]; 1-61, Shiromi 2-chome, Chuo-ku, Osaka-shi, Osaka 5406207 (JP)
Inventeurs : KUDOU, Chiaki;
Mandataire : OKUDA, Seiji; OKUDA & ASSOCIATES, 10th Floor, Osaka Securities Exchange Bldg., 8-16, Kitahama 1-chome, Chuo-ku, Osaka-shi, Osaka 5410041 (JP)
Données relatives à la priorité :
2013-085397 16.04.2013 JP
Titre (EN) SILICON CARBIDE SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME
(FR) DISPOSITIF À SEMI-CONDUCTEUR AU CARBURE DE SILICIUM ET SON PROCÉDÉ DE FABRICATION
(JA) 炭化珪素半導体装置およびその製造方法
Abrégé : front page image
(EN)This silicon carbide semiconductor device is provided with: a substrate having a main surface; a silicon carbide layer, which is disposed on the main surface side of the substrate, and which has a first conductivity-type first impurity region; a trench, which is disposed in the silicon carbide layer, and which has the bottom surface thereof positioned in the first impurity region; a trench bottom impurity layer, which is a second conductivity-type silicon carbide epitaxial layer, and which is disposed in the trench such that the trench bottom impurity layer is in contact with at least a part of the bottom surface of the trench; a gate insulating film, which covers the side surfaces of the trench and the trench bottom impurity layer; and a gate electrode that is disposed at least on a gate insulating film portion positioned in the trench.
(FR)La présente invention porte sur un dispositif à semi-conducteur au carbure de silicium qui comprend : un substrat ayant une surface principale; une couche de carbure de silicium, qui est disposée côté surface principale du substrat, et qui comporte une première région d'impureté d'un premier type de conductivité; une tranchée, qui est disposée dans la couche de carbure de silicium, et dont la surface inférieure est positionnée dans la première région d'impureté; une couche d'impureté de fond de tranchée, qui est une couche épitaxiale de carbure de silicium d'un second type de conductivité, et qui est disposée dans la tranchée de manière que la couche d'impureté de fond de tranchée soit en contact avec au moins une partie de la surface inférieure de la tranchée; un film isolant de grille, qui couvre les surfaces latérales de la tranchée et la couche d'impureté de fond de tranchée; et une électrode de grille qui est disposée au moins sur une partie du film isolant de grille positionnée dans la tranchée.
(JA) 炭化珪素半導体装置は、主面を有する基板と、基板の主面側に配置され、第1導電型の第1不純物領域を有する炭化珪素層と、炭化珪素層に配置され、底面が第1不純物領域内に位置するトレンチと、トレンチ内に、トレンチの底面の少なくとも一部と接するように配置された、第2導電型の炭化珪素エピタキシャル層であるトレンチボトム不純物層と、トレンチの側面およびトレンチボトム不純物層を覆うゲート絶縁膜と、ゲート絶縁膜のうち少なくともトレンチ内に位置する部分の上に配置されたゲート電極とを備える。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)