WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014170949) PROCÉDÉ DE PRODUCTION D'UN DISPOSITIF À SEMI-CONDUCTEURS ET DISPOSITIF À SEMI-CONDUCTEURS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/170949    N° de la demande internationale :    PCT/JP2013/061247
Date de publication : 23.10.2014 Date de dépôt international : 16.04.2013
CIB :
H01L 21/336 (2006.01), H01L 27/04 (2006.01), H01L 29/417 (2006.01), H01L 29/78 (2006.01)
Déposants : UNISANTIS ELECTRONICS SINGAPORE PTE. LTD. [SG/SG]; 111, North Bridge Road, #16-04, Peninsula Plaza 179098 (SG) (Tous Sauf US).
MASUOKA Fujio [JP/JP]; (JP) (US only).
NAKAMURA Hiroki [JP/JP]; (JP) (US only)
Inventeurs : MASUOKA Fujio; (JP).
NAKAMURA Hiroki; (JP)
Mandataire : TSUJII Koichi; NAKAMURA & PARTNERS, Shin-Tokyo Bldg., 3-1, Marunouchi 3-chome, Chiyoda-ku, Tokyo 1008355 (JP)
Données relatives à la priorité :
Titre (EN) METHOD FOR PRODUCING SEMICONDUCTOR DEVICE, AND SEMICONDUCTOR DEVICE
(FR) PROCÉDÉ DE PRODUCTION D'UN DISPOSITIF À SEMI-CONDUCTEURS ET DISPOSITIF À SEMI-CONDUCTEURS
(JA) 半導体装置の製造方法、及び、半導体装置
Abrégé : front page image
(EN)The present invention addresses the problem of providing an SGT having a structure in which a transistor is formed by the work function difference between a metal and a semiconductor. The SGT has: a fin-shaped semiconductor layer; a first insulating film formed around the periphery of the fin-shaped semiconductor layer; a first metal film formed around the periphery of the first insulating film; a columnar semiconductor layer formed on the fin-shaped semiconductor layer; a gate-insulating film formed around the periphery of the columnar semiconductor layer; a gate electrode comprising a third metal formed around the periphery of the gate-insulating film; gate wiring connected to the gate electrode; a second insulating film formed around the periphery of the upper-section-side wall of the columnar semiconductor layer; and a second metal film formed around the periphery of the second insulating film. Furthermore, the present invention solves the abovementioned problem as a result of the SGT being characterized in that the upper section of the columnar semiconductor layer and the second metal film are connected, and the upper section of the fin-shaped semiconductor layer and the first metal film are connected.
(FR)La présente invention concerne le problème de la fourniture d'un SGT ayant une structure dans laquelle un transistor est formé par la différence de fonction de travail entre un métal et un semi-conducteur. Le SGT possède : une couche à semi-conducteurs en forme d'ailette; un premier film isolant formé autour de la périphérie de la couche à semi-conducteurs en forme d'ailette; un premier film métallique formé autour de la périphérie du premier film isolant; une couche à semi-conducteurs en colonne, formée sur la couche à semi-conducteurs en forme d'ailette; un film d'isolation de grille formé autour de la périphérie de la couche à semi-conducteurs en colonne; une électrode de grille comprenant un troisième métal formée autour de la périphérie du film d'isolation de grille; un câblage de grille connecté à l'électrode de grille; un second film isolant formé autour de la périphérie de la paroi côté section supérieure de la couche à semi-conducteurs en colonne; et un second film métallique formé autour de la périphérie du second film isolant. De plus, l'invention résout le problème susmentionné du fait que le SGT est caractérisé en ce que la section supérieure de la couche à semi-conducteurs en colonne et le deuxième film métallique sont raccordés et en ce que la section supérieure de la couche à semi-conducteurs en forme d'ailette et le premier film métallique sont raccordés.
(JA) トランジスタを金属と半導体との仕事関数差によって形成する構造を持つSGTを提供することを課題とする。フィン状半導体層と、前記フィン状半導体層の周囲に形成された第1の絶縁膜と、前記第1の絶縁膜の周囲に形成された第1の金属膜と、前記フィン状半導体層上に形成された柱状半導体層と、前記柱状半導体層の周囲に形成されたゲート絶縁膜と、前記ゲート絶縁膜の周囲に形成された第3の金属からなるゲート電極と、前記ゲート電極に接続されたゲート配線と、前記柱状半導体層の上部側壁の周囲に形成された第2の絶縁膜と、前記第2の絶縁膜の周囲に形成された第2の金属膜と、を有し、前記柱状半導体層上部と前記第2の金属膜とが接続され、前記フィン状半導体層上部と前記第1の金属膜とが接続されることを特徴とすることにより上記課題を解決する。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)