WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014168657) CONTRÔLE DE SÉQUENCES ET DE TEMPORISATIONS SE RAPPORTANT À L'ÉCRITURE ET À LA RÉÉCRITURE DES MÉMOIRES DE PIXEL À UN DÉBIT BINAIRE SENSIBLEMENT INFÉRIEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/168657    N° de la demande internationale :    PCT/US2014/000071
Date de publication : 16.10.2014 Date de dépôt international : 05.04.2014
CIB :
G02B 26/00 (2006.01)
Déposants : ISHII, Fusao [US/US]; (US)
Inventeurs : ISHII, Fusao; (US)
Mandataire : LIN, Bo-In; 13445 Mandoli Drive Los Altos Hills, CA 94022 (US)
Données relatives à la priorité :
61/853,713 10.04.2013 US
Titre (EN) SEQUENCE AND TIMING CONTROL OF WRITING AND REWRITING PIXEL MEMORIES WITH SUBSTANTIALLY LOWER DATA RATE
(FR) CONTRÔLE DE SÉQUENCES ET DE TEMPORISATIONS SE RAPPORTANT À L'ÉCRITURE ET À LA RÉÉCRITURE DES MÉMOIRES DE PIXEL À UN DÉBIT BINAIRE SENSIBLEMENT INFÉRIEUR
Abrégé : front page image
(EN)A Display system driven with binary pulse-width-modulation requires very high data transfer rate to achieve high grayscale. This invention discloses the embodiments of hardware structures and configurations which enable to reduce substantially the data transfer rate using non-sequential order of binary bits, wherein the combination of the sequences of binary bits is selected from the combinations which avoid simultaneous writing of multiple rows. The implementation of this invention substantially reduces the power consumption and the number of connecting pads of display chip.
(FR)L'invention concerne un système d'affichage entraîné par modulation binaire d'impulsions en durée qui requiert un débit de transfert de données très élevé pour un niveau de gris élevé. L'invention concerne les modes de réalisation de structures et de configurations de matériel qui permettent de réduire sensiblement le débit de transfert de données en utilisant un ordre non séquentiel de bits binaires, la combinaison des séquences de bits binaires étant sélectionnée parmi des combinaisons qui évitent l'écriture simultanée de rangées multiples. La mise en œuvre de cette invention réduit sensiblement la consommation électrique et le nombre de plages de contact de la puce d'affichage.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)