WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014167882) CIRCUIT À GAIN VARIABLE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/167882    N° de la demande internationale :    PCT/JP2014/052250
Date de publication : 16.10.2014 Date de dépôt international : 31.01.2014
CIB :
H03G 3/12 (2006.01)
Déposants : OLYMPUS CORPORATION [JP/JP]; 43-2, Hatagaya 2-chome, Shibuya-ku, Tokyo 1510072 (JP)
Inventeurs : HARADA Yasunari; (JP)
Mandataire : TANAI Sumio; 1-9-2, Marunouchi, Chiyoda-ku, Tokyo 1006620 (JP)
Données relatives à la priorité :
2013-084229 12.04.2013 JP
Titre (EN) VARIABLE GAIN CIRCUIT
(FR) CIRCUIT À GAIN VARIABLE
(JA) 可変利得回路
Abrégé : front page image
(EN)A variable gain circuit provided with: a transconductance circuit which is provided with at least a first input terminal, a second input terminal, and an output terminal and which amplifies a signal input into the first input terminal and outputs the signal from the output terminal; a first capacitance having a first end connected to a first reference potential and a second end connected to the second input terminal of the transconductance circuit; a second capacitance having a first end connected to the second input terminal of the transconductance circuit and a second end connected to the output terminal of the transconductance circuit; a third capacitance having a first end connected to the output terminal of the transconductance circuit and a second end connected to a second reference potential; a fourth capacitance connected in parallel to either the first capacitance or the third capacitance; and changeover switches for controlling the connections of the fourth capacitance such that the fourth capacitance is connected in parallel to either the first capacitance or the third capacitance.
(FR)L'invention porte sur un circuit à gain variable qui comprend : un circuit à transconductance qui est pourvu d'au moins une première borne d'entrée, une seconde borne d'entrée et une borne de sortie et qui amplifie un signal appliqué à la première borne d'entrée et délivre le signal par la borne de sortie ; un premier condensateur ayant une première borne connectée à un premier potentiel de référence et une seconde borne connectée à la seconde borne d'entrée du circuit à transconductance ; un deuxième condensateur ayant une première borne connectée à la seconde borne d'entrée du circuit à transconductance et une seconde borne connectée à la borne de sortie du circuit à transconductance ; un troisième condensateur ayant une première borne connectée à la borne de sortie du circuit à transconductance et une seconde borne connectée à un second potentiel de référence ; un quatrième condensateur connecté en parallèle au premier condensateur ou au troisième condensateur ; et des commutateurs pour commander les connexions du quatrième condensateur de manière que le quatrième condensateur soit connecté en parallèle au premier condensateur ou au troisième condensateur.
(JA) 少なくとも第1の入力端子、第2の入力端子、及び出力端子を有し、前記第1の入力端子に入力された信号を増幅して前記出力端子から出力するトランスコンダクタンス回路と、第1端が第1の基準電位に接続され、第2端が前記トランスコンダクタンス回路の前記第2の入力端子に接続される第1の容量と、第1端が前記トランスコンダクタンス回路の前記第2の入力端子に接続され、第2端が前記トランスコンダクタンス回路の前記出力端子に接続される第2の容量と、第1端が前記トランスコンダクタンス回路の前記出力端子に接続され、第2端が第2の基準電位に接続される第3の容量と、前記第1の容量と前記第3の容量とのいずれか一方と並列に接続される第4の容量と、前記第4の容量が前記第1の容量と前記第3の容量とのいずれか一方と並列に接続するように前記第4の容量の接続を制御する切替スイッチと、を有する可変利得回路。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)