WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014167825) DISPOSITIF À SEMI-CONDUCTEUR POURVU D'UN TGME
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/167825    N° de la demande internationale :    PCT/JP2014/001980
Date de publication : 16.10.2014 Date de dépôt international : 07.04.2014
CIB :
H01L 21/338 (2006.01), H01L 21/336 (2006.01), H01L 29/41 (2006.01), H01L 29/778 (2006.01), H01L 29/78 (2006.01), H01L 29/812 (2006.01)
Déposants : DENSO CORPORATION [JP/JP]; 1-1, Showa-cho, Kariya-city, Aichi 4488661 (JP)
Inventeurs : OYAMA, Kazuhiro; (JP)
Mandataire : KIN, Junhi; 6th Floor, Takisada Bldg., 2-13-19, Nishiki, Naka-ku, Nagoya-city, Aichi 4600003 (JP)
Données relatives à la priorité :
2013-083173 11.04.2013 JP
Titre (EN) SEMICONDUCTOR DEVICE PROVIDED WITH HEMT
(FR) DISPOSITIF À SEMI-CONDUCTEUR POURVU D'UN TGME
(JA) HEMTを備えた半導体装置
Abrégé : front page image
(EN)This semiconductor device has a normally-off HEMT that is provided with: a first semiconductor layer (4); a second semiconductor layer (3), which forms a heterojunction with the first semiconductor layer, and generates a first two-dimensional electron gas layer (6a); a gate recess (7) that is formed in the first semiconductor layer; an insulating film (8) that is disposed on the wall surfaces of the gate recess; and a gate electrode (9) that is disposed on the insulating film. The gate recess has a width on the bottom surface side smaller than that on the opening side. The gate electrode is disposed along the side surfaces of the gate recess. When a gate voltage is applied to the gate electrode, a second two-dimensional electron gas layer (6b) is generated in the second semiconductor layer by overlapping a part of the first two-dimensional electron gas layer.
(FR)L'invention concerne un dispositif à semi-conducteur présentant un TGME normalement fermé pourvu : d'une première couche semi-conductrice (4) ; d'une seconde couche semi-conductrice (3), qui forme une hétérojonction avec la première couche semi-conductrice, et produit une première couche de gaz électronique bidimensionnelle (6a) ; d'un évidement de grille (7) ménagé dans la première couche semi-conductrice ; d'un film isolant (8) disposé sur les surfaces des parois de l'évidement de grille ; et d'une électrode de grille (9) disposée sur le film isolant. L'évidement de grille présente une largeur sur le côté de surface inférieure plus petite que sur le côté d'ouverture. L'électrode de grille est disposée le long des surfaces latérales de l'évidement de grille. Lorsqu'une tension de grille est appliquée sur l'électrode de grille, une seconde couche de gaz électronique bidimensionnelle (6b) est produite dans la seconde couche semi-conductrice par recouvrement d'une partie de la première couche de gaz électronique bidimensionnelle.
(JA) 半導体装置は、第1半導体層(4)と、前記第1半導体層とヘテロ接合し、第1-2次元電子ガス層(6a)を生成する第2半導体層(3)と、前記第1半導体層に形成されたゲートリセス(7)と、前記ゲートリセスの壁面に配置された絶縁膜(8)と、前記絶縁膜上に配置されたゲート電極(9)とを備えるノーマリオフ型のHEMTを有する。前記ゲートリセスは、底面側の幅が開口部側より狭い。前記ゲート電極は、前記ゲートリセスの側面に沿って配置される。前記ゲート電極にゲート電圧が印加されたとき、前記第2半導体層には第2-2次元電子ガス層(6b)が前記第1-2次元電子ガス層の一部とオーバーラップして生成される。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)